VHDL,Verilog,System verilog比较

资料大小: 59 KB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2012-01-17

上 传 者: 叶子他上传的所有资料

分 享 到: +

资料介绍

标签:Verilog(92)VHDL(149)

 

本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
 

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料