PCB板中的电磁兼容性如何设计和进行整改

　　1. 一般规则

　　1.1 PCB板上预划分数字、模拟、DAA信号布线区域。

　　1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 ： k6 s6 Y7 Z4 V） |2 v9 H） J0 q+ v. p5 A

　　1.3 高速数字信号走线尽量短。

　　1.4 敏感模拟信号走线尽量短。

　　1.5 合理分配电源和地。 1 g1 /+ P& _1 u5 y

　　1.6 DGND、AGND、实地分开。

　　1.7 电源及临界信号走线使用宽线。

　　1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 （ A3 x1 J- M3 C; c6 Y

　　2. 元器件放置 # h& r3 {/ @（ V- Y& j; t

　　2.1 在系统电路原理图中： l& u t% j4 p8 R8 u# @（ W！ B3 G

　　a） 划分数字、模拟、DAA电路及其相关电路； 8 G9 G！ O% a6 ~2 y2 U% _2 p. p

　　b） 在各个电路中划分数字、模拟、混合数字/模拟元器件；

　　c） 注意各IC芯片电源和信号引脚的定位。 ‘ O2 R） u8 P6 n（ e5 O） y

　　2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域（一般比例2/1/1），数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。 6 s9 Q. {， p* R7 @% A） e8 J5 R7 E

　　Note：当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。 1 d1 y# e# t$ j& V. J5 ］

　　2.3 初步划分完毕後，从Connector和Jack开始放置元器件： + Q x） W0 V1 y1 o$ p$ S（ p2 p% ~

　　a） Connector和Jack周围留出插件的位置；

　　b） 元器件周围留出电源和地走线的空间； $ s’ U2 |9 n4 B* s4 }; C1 ？

　　c） Socket周围留出相应插件的位置。

　　2.4 首先放置混合型元器件（如Modem器件、A/D、D/A转换芯片等）：

　　a） 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；

　　b） 将元器件放置在数字和模拟信号布线区域的交界处。 ： g8 p% U* D（ w

　　2.5 放置所有的模拟器件：

　　a） 放置模拟电路元器件，包括DAA电路；

　　b） 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面； ） g9 p7 r） Y% ］4 S

　　c） TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件； ！ G9 }） r1 e r6 ］！ `（ ］# J4 s7 b U

　　d） 对於串行DTE模块，DTE EIA/TIA-232-E + l; r* Y） x$ p5 V， t% y1 g

　　系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。 % }+ S！ R7 I（ `& C9 l- s$ D

　　2.6 放置数字元器件及去耦电容： “ J1 J2 V6 t8 z B3 ］

　　a） 数字元器件集中放置以减少走线长度； ; J3 h- H8 ［; u（ {： g6 j： M

　　b） 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI； / Z3 P9 ~） A： W！ /7 T* A

　　c） 对并行总线模块，元器件紧靠Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；

　　d） 对串行DTE模块，接口电路靠近Connector； & G+ I‘ {’ ^$ J T

　　e） 晶振电路尽量靠近其驱动器件。 5 k; R” F4 M！ c3 U/ s9 c& F

　　2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。

　　3. 信号走线 8 e7 d（ q% n（ z2 z$ H* w

　　3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。 ： T3 ^） e$ }‘ d4 E% ［， i6 n+ z

　　3.2数字信号走线尽量放置在数字信号布线区域内； 2 Y- n4 H# ］8 H5 S {（ U5 i# D

　　模拟信号走线尽量放置在模拟信号布线区域内； 6 n： a# C1 v： t） A： i6 N“ s2 X

　　（可预先放置隔离走线加以限定，以防走线布出布线区域）

　　数字信号走线和模拟信号走线垂直以减小交叉耦合。 2 B” t“ u$ p1 K0 @* V

　　3.3 使用隔离走线（通常为地）将模拟信号走线限定在模拟信号布线区域。 & F6 T） s% j： a/ g# P& `8 v

　　a） 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil； 1 J9 F’ c， h3 C） e” _0 p

　　b） 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。

　　3.4 并行总线接口信号走线线宽》10mil（一般为12-15mil），如：/HCS、/HRD、/HWT、/RESET。

　　3.5 模拟信号走线线宽》10mil（一般为12-15mil），如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。

　　3.6 所有其它信号走线尽量宽，线宽》5mil（一般为 10mil），元器件间走线尽量短（放置器件时应预先考虑）。 4 P！ p /“ v Z* E

　　3.7 旁路电容到相应IC的走线线宽》25mil，并尽量避免使用过孔。 0 ］0 /2 D5 Q9 l; o* P9 _$ I（ I

　　3.8 通过不同区域的信号线（如典型的低速控制/状态信号）应在一点（首选）或两点通过隔离地线。如果走线只位於一面， 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。

　　3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。 u$ a） e9 ］” m. s# w$ g3 s9 E

　　3.10 高频信号走线应减少使用过孔连接。 。 t- j！ i： K3 U# g

　　3.11 所有信号走线远离晶振电路。

　　3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。 ） m‘ V/ o* s： P& I# N

　　3.13 DAA电路中，穿孔周围（所有层面）留出至少60mil的空间。

　　3.14 清除地线环路，以防意外电流回馈影响电源。

　　。 电源

　　4.1 确定电源连接关系。

　　4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间。在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。

　　4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。（另一面须用数字地做相同处理）

　　4.4 一般地，先布电源走线，再布信号走线。 ） G; n： L- v） d F5 r+ g3 Q

　　5. 地 % O！ @， O& r* ？4 j

　　5.1双面板中，数字和模拟元器件（除DAA）周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连：Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。