DRAM内存模块的设计技术

第二部分：DRAM 内存模块的设计技术..............................................................143
第一章 SDR 和DDR 内存的比较..........................................................................143
第二章 内存模块的叠层设计.............................................................................145
第三章 内存模块的时序要求.............................................................................149
3.1 无缓冲（Unbuffered）内存模块的时序分析.......................................149
3.2 带寄存器（Registered）的内存模块时序分析...................................154
第四章 内存模块信号设计.................................................................................159
4.1 时钟信号的设计.......................................................................................159
4.2 CS 及CKE 信号的设计..............................................................................162
4.3 地址和控制线的设计...............................................................................163
4.4 数据信号线的设计...................................................................................166
4.5 电源，参考电压Vref 及去耦电容.........................................................169
第五章 内存模块的功耗计算.............................................................................172
第六章 实际设计案例分析.................................................................................178

目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS
内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总
结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。
现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核
心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为
SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其
时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操
作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR
内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。