|
|
| 软件名称 |
Hyperlynx仿真应用:阻抗匹配 |
| 运行环境 |
Win9X/Win2000/WinXP/Win2003/ |
|
| 整理时间 |
2008-7-17 13:50:50 |
| 软件星级 |
 |
| 软件语言 |
简体中文 |
| 软件类型 |
国产软件 |
| 授权方式 |
共享软件 |
| 软件大小 |
555 KB |
| 相关连接 |
csb23@126.com 官方主页 没有预览图片
[收 藏] |
| 下载统计 |
|
| 解压密码 |
www.elecfans.com |
|
 软件简介 |
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。
下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立
首先需要在元件公司网站下载各器件IBIS模型。
然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)
新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。
下面，我们开始导入主芯片DSP的数据线D0脚模型。
左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3
http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。
这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。
下面我们开始建立传输线模型。
左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“value”进行属性编辑。这里，我们
要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：
再将其它传输线也添加上。
这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析
下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。
芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：
按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
|
| ∷软件评论∷ （评论内容只代表网友观点，与本站立场无关！）
更多评论... |
|
|
| ∷下载说明∷ |
* 为了达到最快的下载速度，推荐使用[网际快车]下载本站软件。
* 请一定升级到最新版[WinRAR3.5]才能正常解压本站提供的软件!
* 如果您发现该软件不能下载，请点击报告错误谢谢！
* 站内提供的所有软件包含破解及注册码均是由网上搜集，若侵犯了你的版权利益，敬请来信通知我们! |
|
