使用QDR-IV设计高性能网络系统

　流媒体视频、云服务和移动数据推动了全球网络流量的持续增长。为了支持这种增长，网络系统必须提供更快的线路速率和每秒处理数百万个数据包的性能。在网络系统中，数据包的到达顺序是随机的，且每个数据包的处理需要好几个存储动作。数据包流量需要每秒钟访问数亿万次存储器，才能在转发表中找到路径或完成数据统计。
　　数据包速率与随机存储器访问速率成正比。如今的网络设备需要具有很高的随机访问速率（RTR）性能和高带宽才能跟上如今高速增长的网络流量。其中，RTR是衡量存储器可以执行的完全随机存储（读或写）的次数，即随机存储速率。该度量值与存取处理过程的处理位数无关。RTR是以百万次/每秒（MT/s）为单位计量的。
　　相比于高性能网络系统需要处理的随机流量的速率，当今高性能DRAM能够处理的要少一些。QDR-IV SRAM旨在提供同类最佳的RTR性能，以满足苛刻的网络功能要求。图1量化了QDR-IV相比于其它类型的存储器在RTR性能方面的优势。即使与最高性能的存储器相比，QDR-IV仍能提供两倍于后者的RTR性能，因此，它是那些需要执行要求苛刻的操作－如更新统计数据、跟踪数据流状态、调度数据包、进行表查询－的高性能网络系统的理想选择。
　　在本系列的第一部分中，我们将探讨两种类型的QDR-IV存储器、时钟、读/写操作和分组操作。
　　
　　图1. QDR-IV性能对比
　　不同类型的QDR-IV：XP和HP
　　QDR-IV 有两种类型。HP在较低频率下工作，而且不使用分组操作。 XP面向最高性能的应用，可以使用分组操作方案，并在较高频率下工作。
　　QDR-IV的读写时延由运行速度决定。表1 定义了工作模式和每个模式所支持的频率。
　　表1. 工作模式
　　QDR-IV HP SRAMQDR-IV XP SRAM
　　时钟频率600 MHz667 MHz933 MHz1066 MHz
　　读时延5个周期5个周期8个周期8个周期
　　8.33 ns7.5 ns8.57 ns7.5 ns
　　写时延3个周期3个周期5个周期5个周期
　　分组操作否是
　　总线宽度x18， x36
　　I/O类型1.1 V与1.2 V POD
　　1.2 V与1.25V HSTL/SSTL
　　封装361 FCBGA
　　端口配置读写双向端口
　　容量144 Mb， 72 Mb
　　QDR-IV SRAM具有两个端口，即端口A和端口B。由于可以独立访问这两个端口，所以对存储器阵列进行的任何读/写访问组合均可得到最大的随机数据传输速率。在QDR-IV中，对每个端口进行访问时需要使用双倍数据速率的通用地址总线（A）。端口A的地址在输入时钟（CK）的上升沿上被锁存，而端口B的地址在输入时钟（CK）的下降沿上或在CK#的上升沿上被锁存。控制信号（LDA#、LDB#、RWA#和RWB#）以单倍数据速率（SDR）工作，并用于确定执行读操作还是写操作。两个数据端口（DQA和DQB）均配备了双倍数据速率（DDR）接口。该器件具有2字突发的架构。器件的数据总线带宽为 × 18或 × 36。
　　QDR-IV SRAM包括指定为端口A和端口B的两个端口。因为对两个端口的访问是独立的，所以对于对存储器阵列的读/写访问的任何组合，随机事务速率被最大化。 对每个端口的访问是通过以双倍数据速率（即时钟的两个边沿）运行的公共地址总线（A）。 端口A的地址在输入时钟（CK）的上升沿锁存，端口B的地址在CK的下降沿或CK＃的上升沿锁存。 控制信号（LDA＃，LDB＃，RWA＃和RWB＃）以单数据速率（SDR）运行，它们决定是执行读操作还是写操作。 两个数据端口（DQA和DQB）都配有双倍数据速率（DDR）接口。 该器件采用2字突发架构。 它提供×18和×36数据总线宽度。