电子发烧友网 > 可编程逻辑 > FPGA外设/外围电路 > 正文

FPGA怎么搭复位电路 fpga复位电路设计方案

2018年08月08日 15:14 次阅读

FPGA和复位电路相比大家应该都比较熟悉,那么对于FPGA怎么搭复位电路你知道吗?本文介绍的就是关于FPGA怎么搭复位电路以及fpga复位电路设计方案。

复位电路

为确保微机系统中电路稳定可靠工作,复位电路是必不可少的一部分,复位电路的第一功能是上电复位。一般微机电路正常工作需要供电电源为5V±5%,即4.75~5.25V。由于微机电路是时序数字电路,它需要稳定的时钟信号,因此在电源上电时,只有当VCC超过4.75V低于5.25V以及晶体振荡器稳定工作时,复位信号才会撤除,微机电路开始正常工作。

复位电路,就是利用它把电路恢复到起始状态。就像计算器的清零按钮的作用一样,以便回到原始状态,重新进行计算。和计算器清零按钮有所不同的是,复位电路启动的手段有所不同。一是在给电路通电时马上进行复位操作;二是在必要时可以由手动操作;三是根据程序或者电路运行的需要自动地进行。复位电路都是比较简单的大都是只有电阻和电容组合就可以办到了。再复杂点就有三极管等等配合程序来进行了。

FPGA

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

FPGA怎么搭复位电路 fpga复位电路设计方案

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来,就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变,所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC(专用集成电路)的速度要慢,实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如可以快速成品,可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力,所以这些设计的开发是在普通的FPGA上完成的,然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)。

FPGA怎么搭复位电路

异步复位:复位信号和系统时钟信号的触发可以在任何时刻。二者相互独立。 

同步复位:在系统时钟信号的触发下,复位信号有效。 

verilog表示会更明显:

// 异步复位

reg a;

always @ (posedge clk or negedge rst_n) begin

if(!rst_n)

a <= 'd0;

else

a <= ~a;

end

//同步复位

reg b;

always @ (posedge clk)  begin

if(!rst_n)

b <= 'd0;

else    

b <= ~b;

end

如果复位信号的撤销发生在系统时钟的建立和保持时间这段时间内,系统此时检测到复位信号的状态就处在一个亚稳态,无法确定是0还是1。就有可能造成系统工作不同步的问题。

异步复位会影响寄存器的recovery时间,引起设计的稳定性问题,尤其对于状态机的无意识复位,将导致进入不确定的状态。 

同步复位最主要的问题是对于不带同步复位专用端口的器件会增加额外的逻辑资源。 

//异步复位、同步释放

reg rst_nr1;

reg rst_nr2;

always @ (posedge clk or negedge rst_n) begin

if(!rst_n)

rst_nr1 <= 'd0;

else

rst_nr1 <= 1'b1;

end

always @ (posedge clk or negedge rst_n) begin

if(!rst_n)

rst_nr2 <= 'd0;

else

rst_nr2 <= rst_nr1;

end

简单分析一下这个电路,当异步复位发生,rst_nr2直接拉低为0,并且由于rst_nr2是在时钟沿的作用下对rst_nr1进行采样,所以当rst_nr2的置1是和时钟沿同步的。也就是异步复位、同步释放。然后用信号rst_nr2作为系统复位时钟,就不发生亚稳态现象。

但是在我的理解看来,这两个触发器仍然是采用rst_n作为复位信号,所以必然会有亚稳态的现象发生,即rst_nr2还是 有可能在不应该复位的时间点复位,但是由rst_nr2作为系统复位信号的后级电路不会发生系统工作不同步的现象。

fpga复位电路设计方案

对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象,提出了提高复位设计可靠性的4种方法,包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。
 

对FPGA芯片而言,在给芯片加电工作前,芯片内部各个节点电位的变化情况均不确定、不可控,而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此,在FPGA的设计中,为保证系统能可靠进进入工作状态,以及避免对FPGA输出关联的系统产生不良影响,FPGA上电后要进行复位,且为了消除电源开关过程中引起的抖动影响,复位信号需在电源稳定后经过一定的延时才能撤销,FPGA的复位信号需保证正确、稳定、可靠。

在FPGA的设计中,多数情况下复位电路的功能虽能够正常完成,但电路并未得到精确合理的设计,仍存在可靠性设计缺陷。为确保系统复位的可靠性,有必要对FPGA复位的可靠性设计方法进行研究。

1 复位设计方法分类

复位的目的是在仿真时将设计强制定位在一个可知状态,合理选择复位方式是电路设计的关键。根据与系统时钟域的关系,复位电路可分为同步复位和异步复位。同步复位是指复位信号只在时钟沿到来时,才有效。否则,无法完成对系统的复位工作。异步复位是指无论时钟沿是否到来,只要复位信号有效,使对系统进行复位。

根据是否存在外部复位端口,复位电路又可分为外部复位和内部复位。外部复位是指复位信号主要来自外部引脚的输入,如复位按钮、电源模块输出等。内部复位信号则是主要由FPGA内部电路产生。

2 复位设计方法的比较

2.1 同步复位与异步复位

2.2.1 同步复位

指定同步复位时,always的敏感表中仅有一个时钟沿信号,只有当时钟沿采集到同步复位的有效电平时,才会在时钟沿到达时刻进行复位操作。若目标器件或可用库中的触发器本身包含同步复位端口,则在实现同步复位电路时可直接调用同步复位端。然而多数目标器件的触发器本身并不包含同步复位端口,需使复位信号与输入信号组成某种组合逻辑,然后将其输入到寄存器的输入端。为了提高复位电路的优先级,通常在电路描述时使用带有优先级的if…else结构,复位电路在第一个if下描述,其他电路在else或else…if分支中描述。复位电路综合后的RTL图如图1所示。

FPGA怎么搭复位电路 fpga复位电路设计方案

同步复位电路图

根据同步电路的特点,其电路优点有:(1)同步复位有利于基于周期机制的仿真器进行仿真。(2)使用同步复位可设计100%的同步时序电路,有利于时序分析,其综合结果的频率较高。(3)同步复位仅在时钟的有效沿生效,可有效避免因毛刺造成的亚稳态和错误。毛刺信号是由FPGA内部结构特征决定的,同步复位在进行复位和释放复位信号时,仅当时钟沿采到复位信号电平变化时进行相关操作,若复位信号树的组合逻辑出现了某种毛刺,此时时钟沿采到毛刺的概率较低,由此通过时钟沿采样,可有效过波复位电路组合逻辑产生的毛刺,增强了电路稳定性。

同步复位的缺点有:(1)多数目标器件库的触发器本身并不包含同步复位端口,使用同步复位会增加更多逻辑资源。(2)同步复位的最大问题在于必须保证复位信号的有效时间,需要一个脉宽延展器以确保复位信号有一定脉冲宽度,由此才能保证所有触发器均能有效复位。由于同步复位仅当时钟沿采到复位信号时才会进行复位操作,所以其信号的持续时间要大于设计的最长时钟周期,以保证所有时钟的有效沿都能采样到同步复位信号。事实上,仅保证同步复位信号的持续时间大于最慢的时钟周期是不够的,设计中还需考虑到同步复位信号树通过所有相关组合逻辑路径时的延时,以及由于时钟布线产生的偏斜。只有同步复位大于时钟最大周期,加上同步信号穿过的组合逻辑路径延时和时钟偏斜延时,才能确保同步复位的可靠。

2.2.2 异步复位

指定异步复位时,只需在always的敏感表中加人复位信号的有效沿即可,当复位信号有效沿到达时,无论时钟沿是否有效,复位均会立即发挥其功能。

大多数目标器件和ASIC库的触发器均包含异步复位端口,异步复位会直接接人触发器的异步复位端口,综合后的RTL图如图2所示。

FPGA怎么搭复位电路 fpga复位电路设计方案

异步复位电路图

根据异步电路的特点,异步复位的优点有:(1)由于多数目标器件库的触发器都包含异步复位端口,异步复位会节约逻辑资源。(2)异步复位设计简单。(3)对于多数FPGA,均有专用的全局异步复位/置位资源(GSR,Global Set Reset),还可使用GSR资源,异步复位到达所有寄存器的偏斜最小。  异步复位的缺点如下:(1)异步复位的作用和释放与时钟沿并无直接关系,异步复位生效时问题并不明显;但当释放异步复位时,若异步复位信号释放时间和时钟的有效沿到达时间几乎一致,则容易造成触发器输出为亚稳态,形成逻辑错误。(2)若异步复位逻辑树的组合逻辑产生了毛刺,则毛刺的有效沿会使触发器误复位,造成逻辑错误。

2.3 外部复位和内部复位

外部复位,复位信号主要来自外部引脚的输人。复位信号在电路板上可能会受到来自其他线路的串扰,因此可能产生毛刺,在无需复位系统时,毛刺信号可能导致系统误复位。

内部复位,FPGA上电配置完成后,由FPGA内部电路产生复位信号,复位信号与时钟同步。通常内部复位的设计方法是:设计一个初始值为0X0000的SRL16,将其输人接高电平,输出作为复位信号。

3 复位可靠性设计方法

3.1 消除复位信号上的毛刺

在系统设计中,若采用低有效复位信号,可按照图3所示方法对复位信号中的毛刺进行消除。延时器件对数据进行延时的长度决定复位毛刺消除电路所能避免的毛刺长度,而延时器件的延时长度也决定需要提供有效复位信号的最短时间。

如果复位信号高有效,则将图3中的或门改为与门使用。为更好地消除毛刺,可在复位毛刺消除电路后再加上寄存器对复位信号进行时钟同步。在通常复位电路的设计中,毛刺的长度一般情况下>1个时钟周期,<16个时钟周期。为节省资源,延时器件通常选用SRL16。SRL16可设置初始值,但不带复位功能16bit移位寄存器,能够通过A0~A3的4根地在线选择从第几个寄存器输出。通常将其作为一个普通的16bit移位寄存器使用。

3.2 异步复位同步释放

在有些应用中,复位信号需要在时钟尚未给出或不稳定的情况下传到后级,在时钟稳定之后,再撤去复位信号。此时需使用异步复位来实现。由于异步复位时,时钟和复位关系的不确定性,易造成触发器输出亚稳态,引起逻辑错误。为确保其复位的可靠性,通常采用异步复位,同步释放的方式。

所谓异步复位,同步释放就是在复位信号到达时不受时钟信号的同步,而是在该信号释放时受时钟信号的同步。通过一个复位信号综合器便可实现异步复位,同步释放。综合后的RTL图如图3所示,其仿真结果表明该电路能有效的实现复位及脱离复位。

FPGA怎么搭复位电路 fpga复位电路设计方案

异步复位、同步释放电路图
 

3.3 采用专用全局异步复位/置位资源

全局异步复位/置位资源的主要作用是对系统中存在的所有触发器、锁存器、查找表单元的输出寄存器进行复位,不会占有额外的布线资源。使用GSR资源,异步复位到达所有寄存器的偏斜最小。

3.4 采用内部复位的设计方法

在无需复位信号先于时钟信号产生的应用中,为避免外部复位毛刺的影响、异步复位电路可能引起的亚稳态以及减少资源的使用率,可通过FPGA产生内部复位,然后采用异步的方式对其的内寄存器进行复位。由于该复位信号由FPGA内部产生,不会因外部干扰而产生毛刺,同时又与时钟同步,不存在因异步复位导致的亚稳态现象,因此可确保系统可靠复位。

结语

FPGA的可靠复位是保证系统能够正常工作的必要条件,本文对FPGA设计中常用的复位设计方法进行了分类、分析和比较,并针对各种复位方式的特点,提出了如何提高复位设计可靠性的方法。在工程实践中,上述方法可以有效减少或消除FPGA复位所产生的错误。

关于FPGA复位电路的介绍就到这里了,希望通过本文能让你对FPGA复位电路的整体架构有更深的理解,如有不足之处欢迎指正。

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

一种基于Xilinx FPGA的部分动态可重构技...

随着现代通信技术的迅速发展,信号的调制方式向多样化发展,解渊技术也随之不断向前发展。为了对高速大带宽...

发表于 2018-12-28 15:33 14次阅读
一种基于Xilinx FPGA的部分动态可重构技...

Arduino再次向世界证明:没有Arduino...

Vidor中使用的Intel Cyclone 10CL016 FPGA具有16,000个逻辑单元,5...

发表于 2018-12-28 15:23 49次阅读
Arduino再次向世界证明:没有Arduino...

请问EVM上UCD9222的PMBUS接口为什么连接到FPGA?

发表于 2018-12-28 11:14 26次阅读
请问EVM上UCD9222的PMBUS接口为什么连接到FPGA?

赛灵思7系列的fpga内部的配置存储器是sram还是其他的?

发表于 2018-12-27 17:08 69次阅读
赛灵思7系列的fpga内部的配置存储器是sram还是其他的?

由于经济下滑损及开发预算减少 嵌入式系统设计者正...

由于经济下滑损及开发预算减少,嵌入系统设计者正在转向FPGA(现场可编程门阵列)技术,以缩减开发周期...

发表于 2018-12-27 14:54 212次阅读
由于经济下滑损及开发预算减少 嵌入式系统设计者正...

FPGA的奇点正在来临 英特尔顺应时势选择戴尔易...

近年来,伴随着AI人工智能、深度学习、神经网络等技术的突飞猛进,可编程的“万能芯片”FPGA(Fie...

发表于 2018-12-27 14:34 181次阅读
FPGA的奇点正在来临 英特尔顺应时势选择戴尔易...

AD9287低温采样噪声毛刺明显

发表于 2018-12-27 11:25 69次阅读
AD9287低温采样噪声毛刺明显

两片DSP之间的SRIO通信与FPGA传输时,FPGA端没有ACKID_STAT寄存器

发表于 2018-12-27 11:16 61次阅读
两片DSP之间的SRIO通信与FPGA传输时,FPGA端没有ACKID_STAT寄存器

系统设计日益复杂 要求高性能FPGA的设计与PC...

复杂度日益增加的系统设计要求高性能FPGA的设计与PCB设计并行进行。通过整合FPGA和PCB设计工...

发表于 2018-12-26 15:50 124次阅读
系统设计日益复杂 要求高性能FPGA的设计与PC...

基于FPGA的可重构系统设计及结构分析详解

电子系统功能实现的模式不外硬件和软件两种。基于冯。诺依曼或者哈佛体系结构的通用微处理器(MPU、MC...

发表于 2018-12-26 15:40 108次阅读
基于FPGA的可重构系统设计及结构分析详解

工业通信子系统实施HIPERFACE DSL主协议的ARM MPU设计

发表于 2018-12-26 15:22 11次阅读
工业通信子系统实施HIPERFACE DSL主协议的ARM MPU设计

EVMC6678L_EVM上的SRIO外部回环测试怎么做

发表于 2018-12-26 14:14 92次阅读
EVMC6678L_EVM上的SRIO外部回环测试怎么做

利用FPGA资源和最小模拟电路产生电源的几种方法

发表于 2018-12-26 14:06 270次阅读
利用FPGA资源和最小模拟电路产生电源的几种方法

请问AD9361的变频时间是多少

发表于 2018-12-26 09:45 31次阅读
请问AD9361的变频时间是多少

请问FPGA与DDR3是否必须放置在同一层?

发表于 2018-12-26 09:37 92次阅读
请问FPGA与DDR3是否必须放置在同一层?

学FPGA为什么要学以太网控制器

发表于 2018-12-26 09:37 53次阅读
学FPGA为什么要学以太网控制器

半导体一周要闻:中微董事长尹志尧荣登“2018年...

越来越多的中国企业尝试进入芯片制造领域,2018年来,国内相继7家功率半导体制造厂开工,有华虹宏力无...

发表于 2018-12-25 17:16 1540次阅读
半导体一周要闻:中微董事长尹志尧荣登“2018年...

关于FPGA在开源方面的探索浅析

开源硬件领域MCU板卡很火,著名的Arduino、树莓派(Raspberry Pi)、Micro:b...

发表于 2018-12-25 15:44 145次阅读
关于FPGA在开源方面的探索浅析

51单片机的复位方式及原理

51单片机采用高电平复位。以当前使用较多的AT89系列单片机来说,电路图如下。在复位脚加高电平2个机...

发表于 2018-12-25 14:51 81次阅读
51单片机的复位方式及原理

Achronix推出全新EFPGA项目,帮工程师...

基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA I...

发表于 2018-12-24 14:47 140次阅读
Achronix推出全新EFPGA项目,帮工程师...

STC单片机复位电路原理详解

单片机复位电路原理是在单片机的复位引脚RST上外接电阻和电容,实现上电复位。当复位电平持续两个机器周...

发表于 2018-12-24 14:08 85次阅读
STC单片机复位电路原理详解

大牛分享嵌入式学习经历和心得

作为一名在嵌入式行业摸爬滚打许久的老鸟,回想自己的经历之路,那么漫长可又仿佛近在眼前。随着学生的日益...

发表于 2018-12-24 09:45 219次阅读
大牛分享嵌入式学习经历和心得

Achronix新一代嵌入式FPGA IP为AI...

2016年,Achronix推出的Speedcore成为首款向客户出货的嵌入式FPGA(eFPGA)...

发表于 2018-12-23 16:29 696次阅读
Achronix新一代嵌入式FPGA IP为AI...

关于高速RS 232/422信号仿真器的设计详细...

随着我国航空技术的不断发展,我国新研制了众多不同型号和不同用途的飞机。这些飞机以及这些飞机上电子设备...

发表于 2018-12-23 16:19 126次阅读
关于高速RS 232/422信号仿真器的设计详细...

英特尔的全新芯片架构和六大技术新动向战略说明

北京时间12月12日对英特尔来说大事连连,在北京,正举办20岁生日的英特尔中国研究院的隔壁楼房着了大...

发表于 2018-12-23 14:29 781次阅读
英特尔的全新芯片架构和六大技术新动向战略说明

FPGA成数百家嵌入式视觉企业开发首选 用于机器...

已有几家初创企业在开发专门的机器学习芯片,但上述这些应用不仅仅要集成机器学习,还有计算机视觉,传感器...

发表于 2018-12-23 14:03 1263次阅读
FPGA成数百家嵌入式视觉企业开发首选 用于机器...

eFPGA的工作方式与FPGA芯片类似 其中有可...

这七家公司基本囊括了3种商业模式和技术实现途径,Achronix算是同时提供FPGA和eFPGA的公...

发表于 2018-12-23 13:51 109次阅读
eFPGA的工作方式与FPGA芯片类似 其中有可...

人工智能推动FPGA发展,各大科技巨头各有发展布...

在人工智能芯片应用上,多种技术路线竞相碰撞,各呈优劣。谷歌、地平线等厂商基于ASIC定制化方案,针对...

发表于 2018-12-23 10:03 846次阅读
人工智能推动FPGA发展,各大科技巨头各有发展布...

Xilinx FPGA时钟信号的分配策略

如果输入信号需要反相,则要尽可能的调用输入带反相功能的符号,而不是使用分离的反相器来进行反相

发表于 2018-12-22 15:05 116次阅读
Xilinx FPGA时钟信号的分配策略

获取Xilinx FPGA的DNA的两个方法

Xilinx每一个FPGA都有一个独特的ID,也就是Device DNA,这个ID相当于我们的身份证...

发表于 2018-12-22 14:31 118次阅读
获取Xilinx FPGA的DNA的两个方法

基于FPGA加速的两位资深玩家联合

FPGA是加速许多类型计算工作负载的出色平台,特别是那些数据通路适用于大规模并行运算的工作负载。FP...

发表于 2018-12-22 14:12 63次阅读
基于FPGA加速的两位资深玩家联合

一种基于FPGA的带死区的SPWM波形产生的设计...

PWM(Pulse Width Modulation)是通过调节输出波形的脉冲宽度来改变输出电压大小...

发表于 2018-12-21 15:36 325次阅读
一种基于FPGA的带死区的SPWM波形产生的设计...

英特尔深度聚集产业资源 加速以FPGA为核心的全...

2018年12月19日,重庆——“英特尔FPGA中国创新中心”(简称:创新中心)今天在重庆举办了盛大...

发表于 2018-12-21 15:24 206次阅读
英特尔深度聚集产业资源 加速以FPGA为核心的全...

国产FPGA的新机会和旧问题

FPGA因为具有时延小、灵活性高等特点,在通信、工业、汽车等领域都有广泛应用,在不久前的2018年F...

发表于 2018-12-21 15:22 2011次阅读
国产FPGA的新机会和旧问题

英特尔FPGA中国创新中心正式落成开幕 中国FP...

因为拥有高性能、低功耗和灵活性强等优势,FPGA从面世以来就受到了广发开发者的欢迎。尤其是在近年来大...

发表于 2018-12-21 15:20 174次阅读
英特尔FPGA中国创新中心正式落成开幕 中国FP...

Vivado FPGA设计基础操作流程:Viva...

选择器件或者板卡。Parts表示器件,当然如果是板卡就点击Boards。器件可以根据系列去选,也可以...

发表于 2018-12-21 10:44 319次阅读
Vivado FPGA设计基础操作流程:Viva...

英特尔、FPGA、重庆这三者到底能产生怎样的火花

标题这个问句有三个关键词——英特尔、FPGA、重庆,这三者组合在一起会有怎样的化学反应呢?

发表于 2018-12-21 08:57 560次阅读
英特尔、FPGA、重庆这三者到底能产生怎样的火花

一个简单的FPGA设计Flow流程示意图

告诉机器该怎么做:将你纸上画好的逻辑关系用计算机工具软件能够理解的语言方式撰写清楚,这个过程叫逻辑输...

发表于 2018-12-20 13:46 309次阅读
一个简单的FPGA设计Flow流程示意图

目前Altera的Cyclone系列低成本FPG...

集成了数据通信、本地服务和视频娱乐功能的高端汽车信息娱乐系统需要高性能的可编程处理技术支持,将FPG...

发表于 2018-12-19 17:03 88次阅读
目前Altera的Cyclone系列低成本FPG...

为了发挥FPGA硬件实现的速度优势 算法进行优化...

“No PP,No WAY”这是个眼见为实的世界,这是个视觉构成的信息洪流的世界。大脑处理视觉内容的...

发表于 2018-12-19 16:42 228次阅读
为了发挥FPGA硬件实现的速度优势 算法进行优化...

全球最大的聚焦FPGA技术与生态的创新中心落户重...

近日,英特尔FPGA中国创新中心正式在西永微电子产业园揭幕。

发表于 2018-12-19 14:53 499次阅读
全球最大的聚焦FPGA技术与生态的创新中心落户重...

简评FPGA——Arduino MKR Vido...

Arduino MKR Vidor 4000的出现确实让我挺意外的,为何?因为它是一款FPGA开发板...

发表于 2018-12-19 14:31 327次阅读
简评FPGA——Arduino MKR Vido...

如何使用fpga实现数字基带中环路延时估计

基于FPGA芯片Stratix II EP2S60F672C4设计实现了数字基带预失真系统中的环路延...

发表于 2018-12-19 11:04 77次阅读
如何使用fpga实现数字基带中环路延时估计

基于fpga和单片机的程控滤波器

以单片机和可编程逻辑器件(FPGA)为控制核心,设计了一个程控滤波器,实现了小信号程控放大、程控调整...

发表于 2018-12-19 10:26 87次阅读
基于fpga和单片机的程控滤波器

基于fpga的过采样技术设计

过采样技术是数字信号处理者用来提高模数转换器(ADC)性能经常使用的方法之一,它通过减小量化噪声,提...

发表于 2018-12-19 09:55 94次阅读
基于fpga的过采样技术设计

如何使用fpga做数字磁通传感器系统

针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统...

发表于 2018-12-19 09:21 83次阅读
如何使用fpga做数字磁通传感器系统

谈谈FPGA设计的经验技巧

FPGA 设计者的这5项基本功不是孤立的,必须结合使用,才能完成一个完整的FPGA设计流程。反过来说...

发表于 2018-12-18 10:13 455次阅读
谈谈FPGA设计的经验技巧

Xilinx FPGA的三种片上存储资源

Xilinx FPGA有三种可以用来做片上存储(RAM,ROM等等)的资源,第一个就是Flip Fl...

发表于 2018-12-16 11:31 143次阅读
Xilinx FPGA的三种片上存储资源

利用FPGA工具设置优化FPGA HLS设计

高层次的设计可以让设计以更简洁的方法捕捉,从而让错误更少,调试更轻松。然而,这种方法最受诟病的是对性...

发表于 2018-12-16 11:19 104次阅读
利用FPGA工具设置优化FPGA HLS设计

数字电源模块在FPGA供电设计的应用

被广泛应用于各种产品,具有开发时间短、成本效益高以及灵活的现场重配置与升级等诸多优点。很多新型FPG...

发表于 2018-12-16 11:15 443次阅读
数字电源模块在FPGA供电设计的应用

探析FPGA和ASIC的原理和区别

FPGA是可编程ASIC。 ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造...

发表于 2018-12-15 09:58 435次阅读
探析FPGA和ASIC的原理和区别

如何进行FPGA设计开发FPGA设计的经验技巧说...

大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、...

发表于 2018-12-15 09:54 469次阅读
如何进行FPGA设计开发FPGA设计的经验技巧说...

Altera发布其基于ARM的SoC FPGA系...

公司发布其基于ARM的SoC 系列产品,在单芯片中集成了28-nm Cyclone V和Arria ...

发表于 2018-12-15 09:50 271次阅读
Altera发布其基于ARM的SoC FPGA系...

STC89C52RC单片机内部系统结构及功能详解

有源晶振是一个完整的谐振振荡器,它是利用石英晶体的压电效应来起振,所以有源晶振需要供电,当我们把有源...

发表于 2018-12-14 15:03 188次阅读
STC89C52RC单片机内部系统结构及功能详解

阐释数字电源模块如何满足FPGA的供电需求

瑞萨电子提供的PowerNavigator GUI软件可帮助用户加速电源设计、测试、定型和调试。用户...

发表于 2018-12-14 10:40 458次阅读
阐释数字电源模块如何满足FPGA的供电需求

我们要学好FPGA必须掌握以下知识

四个字母Field(现场) Programmable(可编程) Gate(逻辑门) Array(阵列...

发表于 2018-12-13 15:59 228次阅读
我们要学好FPGA必须掌握以下知识

Efinix® 推出Trion™ T20 FPG...

香港– 2018年12月13日 – 可编程产品平台和技术创新企业Efinix®今天宣布提供Trion...

发表于 2018-12-13 15:50 115次阅读
Efinix® 推出Trion™ T20 FPG...

FPGA企业与大学生交流,产教结合助推人才培养

导读:人才是集成电路发展的根本,除了学校教育以外,企业的参与可以帮助学生快速理解市场需求,近日在南京...

发表于 2018-12-11 18:04 2170次阅读
FPGA企业与大学生交流,产教结合助推人才培养

Achronix推出其第四代嵌入式FPGA产品

Achronix半导体公司推出其第四代嵌入式FPGA产品Speedcore Gen4 eFPGA I...

发表于 2018-12-10 17:28 107次阅读
Achronix推出其第四代嵌入式FPGA产品

怎么监控FPGA内部的温度和电压变化情况

打开例程工程后,我们可以查看工程源代码和仿真TestBench来学习,对工程进行更详细的研究和IP核...

发表于 2018-12-10 11:33 531次阅读
怎么监控FPGA内部的温度和电压变化情况

基于AXI总线的未知信号频率测量

这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率,PS和PL通过AXI总线交互数据,实现我...

发表于 2018-12-08 11:00 113次阅读
基于AXI总线的未知信号频率测量

EDA实验之在FPGA上设计一个DDS模块

在FPGA上设计一个DDS模块,在DE0 开发板上运行,在FPGA芯片内部合成出数字波形即可。

发表于 2018-12-08 09:18 157次阅读
EDA实验之在FPGA上设计一个DDS模块

采用LED光通信技术实现温度实时显示系统的设计

LED光通信,就是用LED光来实现无线通信,主要是靠发光二极管(LED)发出的高速亮灭闪烁信号来传输...

发表于 2018-12-08 08:21 175次阅读
采用LED光通信技术实现温度实时显示系统的设计

从一个FPGA厂商转变为一个提供系统设计的厂商 ...

如今随着芯片工艺的演进,一方面我们看到芯片尺寸越来越小,性能越来越提升,另一方面集成度也在不断提高。...

发表于 2018-12-07 17:02 334次阅读
从一个FPGA厂商转变为一个提供系统设计的厂商 ...

如果能在SoC中嵌入一个FPGA核心 那么芯片将...

人工智能是当下最火爆的话题。据说,与人工智能相关的市场规模十分巨大,是继PC市场、移动互联网市场之后...

发表于 2018-12-07 13:36 189次阅读
如果能在SoC中嵌入一个FPGA核心 那么芯片将...

Microsemi Corporation推出了...

2018年12月5日—— 在5G、机器学习和物联网(IoT)联合推动的新计算时代,嵌入式开发人员需要...

发表于 2018-12-06 16:27 194次阅读
Microsemi Corporation推出了...

Xilinx推出可扩展处理平台架构 设计人员可同...

无论是汽车驾驶辅助、智能视频监控、工业自动化、航天与国防或是无线通信等终端应用,功能的日益复杂使得嵌...

发表于 2018-12-06 16:24 313次阅读
Xilinx推出可扩展处理平台架构 设计人员可同...

AI芯片如果有罗马大道 必定归功可重构计算

在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai...

发表于 2018-12-06 08:44 1227次阅读
AI芯片如果有罗马大道 必定归功可重构计算

FPGA如何实现30倍的高性能计算

FPGA(Field Programmable Gate Array)现场可编程门阵列,作为AS...

发表于 2018-12-06 08:36 459次阅读
FPGA如何实现30倍的高性能计算

站在FPGA的肩膀上 AI可重构芯片诞生

在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai...

发表于 2018-12-03 10:09 602次阅读
站在FPGA的肩膀上 AI可重构芯片诞生

TMP411 ±1°C Programmable...

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

发表于 2018-09-19 16:35 12次阅读
TMP411 ±1°C Programmable...

TMP468 具有引脚可编程的总线地址的高精度远...

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

发表于 2018-09-18 16:05 10次阅读
TMP468 具有引脚可编程的总线地址的高精度远...