电子发烧友网 > 可编程逻辑

Stratix 10 FPGA和SoC体系结构和产品细节公布,将云时代的网络通信技术推向了又一个巅峰

Stratix 10 FPGA和SoC体系结构和产品细节公布,将云时代的网络通信技术推向了又一

Altera公司今天发布其Stratix 10 FPGA和SoC体系结构和产品细节,这一下一代高端可编程逻辑器件在性能、集成度、密度和安全特性方面实现全面突破,势必将云时代的网络通信技术推向又一个巅峰...

2018-08-23 标签:FPGAAltera 101

美高森美联手Sibridge推出了一系列瞄准FPGA器件的高速IP内核

美高森美联手Sibridge推出了一系列瞄准FPGA器件的高速IP内核

通过增添了Sibridge Technologies成为认可的CompanionCore供应商,这项举措扩展了美高森美与其先前的合作。CompanionCore 计划提供精选的广泛可综合IP内核,这些内核均直接由美高森美合作伙伴授权许可...

2018-08-24 标签:FPGA美高森美 173

Altera第二代Nios II嵌入式评估套件,主要应用在最新的MAX 10 FPGA套件

Altera第二代Nios II嵌入式评估套件,主要应用在最新的MAX 10 FPGA套件

Altera公司宣布提供第二代Nios II嵌入式评估套件(NEEK),它安装了Altera的非易失MAX 10 FPGA以及Nios II软核嵌入式处理器。MAX 10 NEEK是功能丰富的平台,为嵌入式设计人员体验非易失FPGA的定制嵌入式...

2018-08-24 标签:FPGAAltera 76

你知道XGBoost背后的数学原理是什么吗?

你知道XGBoost背后的数学原理是什么吗?

在第一种方法的基础上,每走过特定数量的台阶,都由韩梅梅去计算每一个台阶的损失函数值,并从中找出局部最小值,以免错过全局最小值。每次韩梅梅找到局部最小值,她就发个信号,这样...

2018-08-22 标签:梯度机器学习 1424

释义思维:模仿人类语言识别的句子嵌入模块

释义思维:模仿人类语言识别的句子嵌入模块

精准的时间序列预告对交通、能源、金融、经济等领域都非常重要。但是现代技术都是通过时间数据来建立预测模型,通常忽略了非结构化文本之下有价值的信息。本篇论文的作者提出了两种深...

2018-08-22 标签:嵌入式NLP语言识别 1158

卷积码的约束长度是多少?如何计算?

卷积码的约束长度是多少?如何计算?

卷积码将k个信息比特编成n个比特,但k和n通常很小,特别适合以串行形式进行传输,时延小。...

2018-08-21 标签:编码卷积码 257

咬尾卷积编码是什么?如何实现咬尾卷积编码?

咬尾卷积编码是什么?如何实现咬尾卷积编码?

咬尾卷积码的原理是尾卷积码保证格形起始和终止于某个相同的状态。它具有不要求传输任何额外比特的优点。...

2018-08-21 标签:编码卷积编码 204

一种以FPGA为基础的多路模拟信号自适应采集系统设计

一种以FPGA为基础的多路模拟信号自适应采集系统设计

目前,在PCM/FM遥测体系中模拟信号采集普遍采用8位量化,全部模拟信号均归一化到O~5 V范围内,随着需要采集的模拟信号的类型多样化,势必增加信号调理电路的多样性,不利于系统的简化...

2018-08-21 标签:FPGA模拟信号 174

基于Featuretools Python库来实现特征工程自动化的实例

基于Featuretools Python库来实现特征工程自动化的实例

特征构造是一个非常耗时的过程,因为每个新特征都需要经过几个步骤去构造,特别是那些需要用到多张表信息的特征。我们可以把这些特征构造的操作合起来,分成两个类:“转换(transfor...

2018-08-20 标签:自动化机器学习Python 1377

以FPGA为核心控制的电子设计竞赛电路板设计和实现

以FPGA为核心控制的电子设计竞赛电路板设计和实现

大学生电子竞赛题目以模拟电子、数字电子、可编程逻辑器件及单片机技术为核心, 涉及电子仪器仪表、通信、高频无线电、自动控制等多学科内容。2007 年电子设计竞赛组委会专家指出: 电...

2018-08-18 标签:fpga放大器单片机 257

以FPGA为核心的纯数字真随机数发生器设计与实现

以FPGA为核心的纯数字真随机数发生器设计与实现

其中n是输入序列的个数,bi是每个序列的偏置。容易看出b≤bi(1≤i≤n),等式当且仅当在bi=0()或者bi=1/2()时成立。简而言之,异或运算显着地减小了独立输入序列的偏置。假设n=16且所有...

2018-08-18 标签:fpga振荡器发生器 221

以FPGA为控制核心的程控滤波器设计

以FPGA为控制核心的程控滤波器设计

方案1:数字电位器控制两级INA129级联。用FPGA控制数字电位器DS1267使其输出不同的阻值,作为高精度仪表放大器INA129的反馈电阻。通过控制数字电位器来改变INA129的放大倍数,从而实现放大器的...

2018-08-18 标签:fpga滤波器控制 140

以FPGA机载为核心的实时视频图形处理系统设计

以FPGA机载为核心的实时视频图形处理系统设计

结合系统需求,确定系统的总体设计方案为:以Xilinx公司的Virtex-5 XC5VFX70T FPGA为核心处理器,利用其强大逻辑资源和丰富的IP核,配以相应的外部电路,构建出一个灵活、简洁、可靠的机载视频...

2018-08-18 标签:处理器fpgadvi 179

怎样利用FPGA设计一个跨时钟域的同步策略?

怎样利用FPGA设计一个跨时钟域的同步策略?

触发器是FPGA设计中最常用的基本器件。触发器工作过程中存在数据的建立(setup)和保持(hold)时间。对于使用上升沿触发的触发器来说,建立时间就是在时钟上升沿到来之前,触发器数据端...

2018-08-18 标签:fpga信号触发器 148

如何利用FPGA技术来解决DSP的设计难题?

如何利用FPGA技术来解决DSP的设计难题?

如果采用MAC模式,DSP48则非常适用,因为DSP48 Slice内含输入寄存器、输出寄存器和加法器单元。实现31抽头MAC引擎需要的资源包括一个DSP48、一个18kb块RAM(block RAM)和9个逻辑片。另外,还需要一...

2018-08-18 标签:dspfpga滤波器 643

SPI总线是什么?FPGA串行外围接口SPI设计应如何实现?

SPI总线是什么?FPGA串行外围接口SPI设计应如何实现?

在数据串并转换的过程中, 必须用到寄存器来存放临时数据。一般情况下,发送数据需要1 个发送寄存器,接收数据需要1个接收寄存器,则至少需要2 个寄存器。在SPI 总线中,每发送1个数据位...

2018-08-18 标签:fpga仿真spi总线 190

1394b数据传输有什么特点?如何利用FPGA设计一个1394b双向数据传输系统?

1394b数据传输有什么特点?如何利用FPGA设计一个1394b双向数据传输系统?

随着时代和技术的发展,对于数据总线带宽的要求越来越高,现有的总线标准越来越难以满足实际应用中对高总线速率的要求。先进的总线技术对于解决系统的瓶颈,提高系统性能起着至关重要...

2018-08-18 标签:fpga接口数据传输 184

如何利用FPGA硬件实现固定倍率的图像缩放?

如何利用FPGA硬件实现固定倍率的图像缩放?

近年来,FPGA技术发展迅速,片内集成了PLL、硬件乘法器、存储器,具有了实现优秀算法的充足资源。许多航空电子嵌入式图像处理系统是由固定的视频源和显示设备组成,系统中图像缩放的倍...

2018-08-18 标签:fpga显示器嵌入式 212

如何用FPGA实现UART电路设计?

如何用FPGA实现UART电路设计?

发送数据由接口模块控制,接口模块给出w rn 信号,发送器根据此信号将并行数据锁存,并通过发送保持寄存器和发送移位寄存器发送并行数据。由计数器no_ bs_sent 控制状态的转移,即数据的发...

2018-08-18 标签:fpga接口uart 218

百度在其全新公有云加速服务器中部署了赛灵思的FPGA

百度在其全新公有云加速服务器中部署了赛灵思的FPGA

中国搜索引擎大厂百度已将人工智能、机器学习视为公司未来发展的主要方向,并对相关领域进行大量投资。为了强化其公有云服务支持人工智能算法的能力,该公司在其全新公有云加速服务...

2018-09-02 标签:FPGA赛灵思百度 117

关于使用FPGA三段式状态机的三点好处,你有什么看法?

关于使用FPGA三段式状态机的三点好处,你有什么看法?

用三段式描述状态机的好处,国内外各位大牛都已经说的很多了,大致可归为以下三点:...

2018-08-17 标签:FPGA 308

简谈基于fpga设计9/7小波变换原理

简谈基于fpga设计9/7小波变换原理

大家好,又到了每日学习的时间了,今天我们来聊一聊基于fpga设计9/7小波变换原理。 9/7小波变换包括行变换,列变换。 期中行变换包括第一步行变换,第一步行更新,第二步行变换,第二步行...

2018-08-17 标签:fpga 906

芯科科技推出任意频率时钟一体化Si5332解决方案

芯科科技推出任意频率时钟一体化Si5332解决方案

Silicon Labs 宣布扩展了其Si5332任意频率时钟产品系列,新版本Si5332将时钟IC和石英晶体基准整合在同一封装内,简化了电路板布局布线和设计。...

2018-08-16 标签:振荡器缓冲器时钟时钟发生器芯科科技 1835

Xilinx正式版SDSoC开发环境可实现嵌入式C/C++语言应用开发

Xilinx正式版SDSoC开发环境可实现嵌入式C/C++语言应用开发

赛灵思公司(Xilinx)今天宣布推出正式版(Public Access Release)SDSoC开发环境,将Zynq SoC和MPSoC用户扩展至广泛的系统和软件工程师社群。SDSoC开发环境是赛灵思SDx软件定义开发环境系列成员之一,...

2018-08-21 标签:XilinxC语言C++SDSoC 142

Altera与ZMDI签署协议,意在进一步提高Altera FPGA和SoC的功效

Altera与ZMDI签署协议,意在进一步提高Altera FPGA和SoC的功效

Altera公司今天宣布,与德国模拟和混合信号半导体公司ZMDI (Zentrum Mikroelektronik Dresden AG)签署了许可协议。Altera将采用ZMDI的世界级数字电源管理技术,在Enpirion PowerSoC器件中集成高级多模式数...

2018-08-16 标签:FPGASoCAltera 136

赛灵思推出高级设计工具,能大幅简化无线电算法的设计生产力

赛灵思推出高级设计工具,能大幅简化无线电算法的设计生产力

赛灵思推出业界领先的高级设计工具System Generator for DSP 2015.3版,该工具可让系统工程师运用赛灵思All Programmable器件设计高性能的DSP系统。借助新的System Generator,算法开发人员可在其熟悉的M...

2018-08-20 标签:FPGA赛灵思 376

TI推出的TMS320C665x系列,可以混合使用单核或多核DSP

TI推出的TMS320C665x系列,可以混合使用单核或多核DSP

TI推出的TMS320C665x系列,采用KeyStone 架构,使用灵活,可以混合使用单核或多核 DSP(定点和浮点),可实现有针对性的协处理和硬件加速以及优化的内核间/元件间通信。TI称C665x为“高斯”,由...

2018-09-02 标签:DSPTI 92

美高森美综合设计软件工具最新版本Libero SoC Version 11.6,主要用于FPGA产品开发

美高森美综合设计软件工具最新版本Libero SoC Version 11.6,主要用于FPGA产品开发

美高森美公司(Microsemi) 宣布发布用于其最新现场可编程门阵列(FPGA)产品开发的综合设计软件工具的最新版本Libero SoC Version 11.6。除了新增针对用于航空航天市场高速信号处理的耐辐射FPG...

2018-08-19 标签:FPGA美高森美 216

Quartus Prime设计软件发布,标志新一代可编程逻辑器件设计效能时代来临

Quartus Prime设计软件发布,标志新一代可编程逻辑器件设计效能时代来临

Altera公司发布Quartus Prime设计软件,标志着新一代可编程逻辑器件设计效能新时代的来临。Altera新的软件环境构建在公司成熟可靠而且用户友好的Quartus II软件基础上,采用了新的高效能Spectra-...

2018-08-31 标签:FPGAAltera 115

业界首款集成了HBM2 DRAM以及FPGA和SoC的异构SiP器件公开

业界首款集成了HBM2 DRAM以及FPGA和SoC的异构SiP器件公开

Altera公司(Nasdaq: ALTR)今天公开业界第一款异构系统级封装(SiP,System-in-Package)器件,集成了来自SK Hynix的堆叠宽带存储器(HBM2)以及高性能Stratix 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一类器...

2018-08-16 标签:FPGASiPAltera 131

编辑推荐厂商产品技术软件/工具OS/语言