问题。##透过缩短互连线的长度并降低其电线，就能支援更小的驱动器电晶体，从而降低IC的功耗。缩短互连线长度的传统方法是增加金属层，因此目前有些芯片的金属层多达10层。
2014-05-19 10:38:21
2329 赛灵思（Xilinx）今天宣布推出世界最大的FPGA芯片“Virtex UltraScale+ VU19P”，拥有多达350亿个晶体管，密度在同类产品中也是最大的，相比上代Virtex UltraScale VU440增大了1.6倍，而功耗降低了60％。
2019-08-22 16:04:3911761 系列子系列介绍表 (1) Artix-7 FPGA系列——业界最低功耗和最低成本 通过表1我们不难得出以下结论： 与上一代 FPGA相比，其功耗降低了50%，成本削减了35%，性能提高30%，占用
2012-09-21 13:46:16
如今，FPGA 功能强大且管脚数目极大，可为工程师提供大量机会来提升特性和功能，同时还能降低产品成本。随着复杂度增加，将这些器件集成到印刷电路板也成为了一项严峻的挑战。数百个逻辑信号需映射到器件
2018-09-20 11:11:16
FPGA功耗的基本概念，如何降低FPGA功耗？IGLOO能够做到如此低的功耗是因为什么？
2021-04-30 06:08:49
）。从这些产品的数据表中我可以看出，对于大多数上述FPGA来说，这应该是可行的。然而，该设计可以使用比标准1.25V共模低的共模电压。这可能是600mV的共模电压。当共模电压从标称值1.25V降低时，FPGA上LVDS接收器的速度是否会降低？
2020-06-16 08:44:15
阈值电压栅的晶体管，以此来降低芯片的静态功耗。1引言FPGA因其可以降低成本和设计周期，已经被广泛用于实现大规模的数字电路和系统。随着数字电路规模越来越大，时钟频率越来越高，也增加了FPGA的复杂性
2020-04-28 08:00:00
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。
2019-11-05 07:54:43
FPGA（现场可编程逻辑器件）产品近几年的演进趋势越来越明显：一方面，FPGA供应商致力于采用当前最先进的工艺来提升产品的性能，降低产品的成本；另一方面，越来越多的通用IP（知识产权）或客户定制IP
2012-11-07 20:25:53
FPGA（现场可编程逻辑器件）产品近几年的演进趋势越来越明显：一方面，FPGA供应商致力于采用当前最先进的工艺来提升产品的性能，降低产品的成本；另一方面，越来越多的通用IP（知识产权）或客户定制IP
2012-11-20 20:09:57
优化的部件或封装， 然而 EasyPath-6 FPGA独树一帜，它是唯一一款支持基础产品系列的所有器件、所有封装、所有速度等级以及温度等级的 FPGA 成本降低解决方案。这意味着客户可任意选择
2012-08-11 18:17:16
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。
2019-08-29 07:52:29
目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时,需要密度更大、性能更好的FPGA,但满足功耗要求已成为非常紧迫的任务。而在
2019-07-15 08:16:56
。除此之外，设计中采用一些低功耗技巧，也可以降低静态功耗。IGLOO具有功耗友好的器件架构，能提供静态、睡眠、Flash*Freeze功耗模式，允许采用动态电压和频率调节技术来降低系统整体实际功耗。提供可选择
2019-07-05 07:19:19
VIRTEX-5FPGA - DC and Switching Characteristics - Xilinx, Inc
2022-11-04 17:22:44
设计技巧为什么能够节省功耗？降低FPGA功耗的设计技巧有哪些？
2021-04-30 06:04:19
降低FPGA功耗的设计技术 Design Techniques to Reduce Power Consumption Each generation of FPGAs gets
2009-12-18 16:49:59
降低一个MCU的主频就能降低运行的功耗吗
2023-10-11 08:15:48
一、前言低功耗是MCU的一项非常重要的指标，比如某些可穿戴的设备，其携带的电量有限，如果整个电路消耗的电量特别大的话，就会经常出现电量不足的情况，影响用户体验。二、降低MCU功耗平时我们在做产品
2022-02-11 07:12:23
串联电阻大概是线圈电阻的两倍。继电器闭合可靠性稍微有所降低。但功耗仅有原来不串电阻的1/3，继电器线圈发热减少许多，延长使用寿命
2019-01-08 16:11:58
密度和新增硬件性能，比第一代产品成本降低了30％。这些新器件比同类竞争FPGA价格低50％，而速度却提高了50％。此外，Nios II软核嵌入式处理器比最初的Nios处理器功能更强大，而占用的逻辑单元（LE）更少。
2019-07-19 07:35:48
，推荐使用。 * CycloneII：Cyclone的下一代产品，2005年开始推出，90nm工艺，1.2v内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元 简评：刚刚推出的新一代低成本
2018-08-20 09:52:02
CC2530芯片 ZED 和ZC,在组网正常的情况下，ZED可以进入低功耗模式，电流在uA级别。当关闭ZC后，ZED会持续的进行网络发现，无法进入低功耗模式。电流达28mA；求教，如何降低ZC发现网络的频次以降低功耗？或者有其他什么方法来降低功耗？
2016-04-07 14:19:54
第一代产品成本降低了30％。这些新器件比同类竞争FPGA价格低50％，而速度却提高了50％。此外，Nios II软核嵌入式处理器比最初的Nios处理器功能更强大，而占用的逻辑单元（LE）更少。
2019-07-18 07:43:25
赛灵思公司(Xilinx)最新推出的ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。
2019-11-08 08:27:56
赛灵思公司(Xilinx)最新推出的ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。
2019-08-20 08:33:19
FPGA系列专为丰富的连接功能和降低功耗而优化设计，支持系统开发人员满足市场对新功能的需求，同时还可通过降低多达50%的功耗来降低系统成本，从而提供更加绿色的产品。
2019-07-26 06:47:56
产物。Xilinx Virtex-II 系列平台 FPGA 提供了现有任何可编程逻辑解决方案的最高性能和最高密度。基准测试程序表明，该系列产品在系统性能上比最相近的竞争器件高出 38%。尽管容量从四万到八百万系统
2013-09-06 16:28:27
的。”Microchip先进单片机架构部产品营销经理崔勇介绍说，而且Microchip XLP产品系列在深睡眠状态下的待机电流最低可以降到40nA甚至20nA。这是因为PIC24F“GA3”采用了一些创新，例如引进了一个
2012-03-23 11:18:31
客户关注的问题。降低FPGA功耗是降低封装和散热成本、提高器件可靠性以及打开移动电子设备等新兴市场之门的关键。
2019-09-20 06:33:32
台燃油车，需要用到几十至上百颗MCU，一辆电动汽车，需要用到几百到上千颗MCU。所以，要做出一款安全、稳定的产品，首先要从选择一颗MCU芯片开始。选择一颗成熟、稳定的MCU，既可以降低抗干扰成本，也可以
2023-02-09 20:31:27
新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小
2012-01-11 11:59:44
市场上已有的解决方案，以降低开发成本。在当今对成本和功耗都非常敏感的“绿色”环境下，对于高技术企业，两种挑战都有什么影响呢？第一种挑战意味着开发全新的产品，其功能是独一无二的，具有较低的价格以及较低
2019-08-09 07:41:27
1 新一代WCDMA基站成为业界焦点移动基站数量巨大，分布广泛，应用条件千差万别，基站性能的好坏也就极大地影响网络的质量和运行维护成本。因此，在保证网络质量的前提下，如何提高基站性能，降低客户网络
2019-04-10 07:00:04
复用器重构降低FPGA成本
2012-08-17 10:43:02
过去一段时间以来，收益递减法则(Law of Diminishing Return)在传统处理器架构的进展方面已经明显体现出来。每一代新工艺几何尺寸和新兴微架构的进步，在相应性能上所能带来的增益正在
2019-08-02 06:32:24
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。
2019-08-15 08:28:42
ZED 和ZC,在组网正常的情况下，ZED可以进入低功耗模式，电流在uA级别。CC2530芯片当关闭ZC后，ZED会持续的进行网络发现，无法进入低功耗模式。电流达28mA；求教TI工程师，如何降低ZC发现网络的频次以降低功耗？或者有其他什么方法来降低功耗？
2020-08-07 07:03:22
低功耗mcu的选择方法如何降低mcu的功耗
2021-02-24 06:11:07
高峰和负载波动，但又不要过多，以避免他们过度使用了不必要的资源。容量规划可以帮助降低总体云计算成本。 自动扩展资源可以帮助组织确保不为未使用的云容量付费。云计算提供商提供具有自动扩展功能的原生服务
2020-06-23 10:45:14
电子产品的低功耗问题经常让产品设计者头痛而又不得不面对。以单片机(MCU)为核心的系统，其功耗主要由单片机功耗和单片机外围电路功耗组成。要降低单片机系统的功耗，需要从硬件和软件两方面入手。
2021-02-19 07:23:26
如何降低可重构系统的整体功耗？有什么方法能使可重构系统的性能和功耗需求之间达到平衡？
2021-04-08 07:09:23
降低工业应用的总体拥有成本大约三分之一的嵌入式设计人员考虑在嵌入式应用中采用FPGA，只是认为在设计中使用FPGA 过于昂贵。但是，从系统级了解总体拥有成本(TCO) ( 由产品生命周期中的开发
2013-11-13 11:17:35
降低蜂窝手机功耗并且延长其电池寿命是每一位手机设计工程师的目标。设计工程师正在不断将MP3播放器、照相机以及全运动视频等功能加入到现代手机中，从而需要不断地将功耗降到最低。
2019-08-23 08:26:40
引言针对中心机房功耗越来越大的问题，某些电信运营商制定了采购设备功耗每年降低20%的目标。半导体是功耗问题的关键所在，其解决方法是重新设计芯片实施和交付方案，而最新一代FPGA可以说是主要的推动力
2019-07-31 07:13:26
对于各种不同的数据中心工作负载，FPGA 可以显著提高性能，最大程度减少附加功耗并降低总体拥有成本 (TCO)。
2019-10-10 07:46:05
易失性FPGA的电源特性是什么？如何在进行板级设计时，降低系统的静态与动态功耗？
2021-04-08 06:47:53
我用CH55T测量信号，做4-20mA输出；降低频率，功耗还是大。
2022-05-31 06:35:24
如何才能实现降低FPGA设计的功耗？
2021-04-29 06:47:38
在针对大批量应用开发系统时，要考虑的一个重要因素是成本。有多个方面会影响总体拥有成本，而不仅仅是每个元器件的价格。这包括硅片的功耗要求、材料（BOM）总成本、设计和测试系统的工程师的效能等。选择FPGA供应商很重要，要考虑影响系统成本的方方面面，这体现在整个产品设计周期中。
2019-10-14 06:11:14
Actel公司的ILGOO系列器件是低功耗FPGA产品，是在便携式产品设计中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式时的静态功耗最低可达到2µW，电池寿命是采用主流PLD
2020-05-13 08:00:00
我用STC12C5616AD单片机，使用5V电池供电不使用的IO串联下拉电阻接地是不是可以降低功耗晶振频率越低功耗是不是就可以越低在不工作的时候单片机进入掉电模式，等待外部唤醒在进入掉电模式前尽量把可以拉低的IO的电平拉低除此之外还有没有什么可以降低功耗的办法求指点一下
2019-09-11 01:13:22
可以做哪些措施来降低功耗
2023-10-23 07:51:09
从当前嵌入式消费电子产品来看，媒体处理与无线通信、3D游戏逐渐融合，其强大的功能带来了芯片处理能力的增加，在复杂的移动应用环境中，功耗正在大幅度增加。比如手机，用户往往希望待机时间、听音乐时间，以及看MPEG4时间能更长。在这样的背景下，如何降低入式芯片的功耗已迫在眉睫。
2019-08-28 08:27:58
自己做了一个电路板，因为功耗除了点问题，怎么降低电路板功耗呢
2019-08-07 22:21:34
从事便携式或手持产品设计的工程师都明白对于如今的设计，最大限度地降低功耗是必不可少的要求。但是，只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们的重点是，如何使用超低功耗的复杂可编程逻辑器件(CPLD)？如何在嵌入式设计中降低CPLD的功耗？
2019-08-01 08:19:42
降低功耗的最重要的途径是使用MSP430的时钟系统来最大限度地提高MSP430处于低功耗模式的时间。怎样降低msp430的功耗？
2014-11-09 23:10:18
降低功耗不光能够大大的节约电能还能简化电源部分的设计，甚至可以用于手持设备上面使用，这些都已经越来越成为未来产品的设计方向。
2021-02-26 07:27:17
请问有什么方法可以降低Linux的成本吗？
2021-04-25 06:15:12
有什么方法可以降低微波/射频器件的成本吗？
2021-05-25 06:49:40
50%平场信号通过MAX9503G的应用电路。图4a. MAX9503G输出波形中的蓝色线段表示50%平场信号的近似直流平均值。新一代产品的功耗：1.8V视频滤波放大器MAX9509是Maxim
2020-12-17 09:52:10
。结果，与现有产品相比，高频逆变器运行期间的功耗可降低约50％。介绍为了减少温室气体CO2的排放以抑制全球变暖，需要提高电力转换系统的效率，尤其是可再生能源的发电。从燃烧汽车向电动汽车的转变还针对更可
2020-09-02 15:49:13
制造业，生产成本只是总成本的一部分，约占50—70%，另有相当大的一部分成本产生于技术研发、市场行销、消费者服务等领域，而它们在成本分析中却常常很少受到重视。因此，在重视降低生产成本的同时，要从整个供应链角度
2018-10-11 10:20:16
电源门控可以降低泄漏功耗吗？有哪几种情况采用PG能显著减小泄漏功耗呢？
2022-02-11 06:34:36
，该如何从工程的角度来应对挑战，降低研发和成本呢？本期设计坊与你一起来探讨如何降低工业应用总体拥有成本（TCO）？看Altera公司的FPGA器件如何帮你降低总体拥有成本（TCO）？下载阅读《降低工业
2013-11-12 10:51:03
什么是TICKLESS？怎么能实现功耗的降低呢？TICKLESS是如何去实现功耗降低的呢？
2022-02-24 08:02:02
如何利用FPGA设计技术降低功耗？
2021-04-13 06:16:21
)滤波、快速傅里叶变换(FFT)、数字上下变频和前向误差校正(FEC)。Xilinx? Virtex-4和Virtex-5架构提供多达512个并行嵌入式DSP乘法器，这些乘法器的工作频率高于500MHz
2019-07-15 06:18:56
1 与前几代技术相比，Cyclone V FPGA大致降低的功耗低成本28nm产品提高设计灵活性从系统设计的角度看，某一FPGA系列提供多种器件密度选择有很大优势。Cyclone V FPGA的系列
2015-02-09 15:02:06
高度集成的单芯片射频收发器解决方案 (例如，ADI 推出的 ADRV9008/ADRV9009 产品系列) 的面市促成了此项成就。在此类系统的 RF 前端部分仍然需要实现类似的集成，意在降低功耗 (以改善热管理) 和缩减尺寸(以降低成本)，从而容纳更多的 MIMO 通道。
2019-07-31 07:05:44
摘 要： 本文介绍了一种新的复用器重构算法，能够降低FPGA实际设计20％的成本。该算法通过减少复用器所需查找表（LUT）的数量来实现。算法以效率更高的4:1复用
2009-06-20 10:40:38568 
赛灵思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0标准
赛灵思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0标准，与前一代产品系列相比功耗降低
2009-07-29 14:39:46846 赛灵思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0标准
赛灵思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0标准，与前一代产品系列相比功耗降低50%，与竞争产品相
2009-11-11 16:46:51816 在绝大部分使用电池供电和插座供电的系统中，功耗成为需要考虑的第一设计要素。Xilinx决定使用20nm工艺的UltraScale器件来直面功耗设计的挑战，本文描述了在未来的系统设计中，使用Xilinx 20nm工艺的UltraScale FPGA来降低功耗的19种途径。
2018-07-14 07:21:005058 设计出“更绿色”的产品。Virtex-6 FPGA系列比前一代产品功耗降低多达50%，成本降低多达20%。该系列产品进行了最合适的组合优化，包括灵活性、硬内核IP、收发器功能以及开发工具支持， 从而可以帮助客户满足市场需求，在追求更高带宽的同时, 适应不断演化的标准以及苛刻的性
2018-10-24 20:54:02331 reconfigure.io的Rob Taylor在法兰克福的XDF 2018云轨道中展示了一个用例。
Rob讨论了FPGA在FPGA中的可访问性，降低了评估和利用FPGA的成本。
2018-11-22 06:08:003402 VirtexUltraScale ASIC级系列产品利用FPGA和为客户带来领先一代产品价值的量产质量级3D IC技术，为业界提供了唯一可将系统级性能和集成度提升2倍以上，并将功耗降低多达50%的可编程方案。
2019-07-24 08:43:592405 并不是所有元件都具有相同的静止功耗。根据普遍规则，器件工艺技术尺寸越小，泄漏功耗越大。但并不是所有工艺技术都一样。例如，对于 90 nm 技术来说，Virtex-4 器件与其他 90 nm FPGA 技术之间在静止功耗方面存在显著差异，
2021-01-08 17:46:485063 通过使用NVIDIA的TensorRT对微信识物和OCR的模型进行加速，在降低单次推理时延50%以上的同时，节约了多达64%的显存。
2022-04-13 14:44:261470 本文作者：触翔科技-工控主板 工业用电一直是国内用电量的大头，所以工业降低能耗一直是企业追求的目标，为此，也有工控机主板厂家推出超低功耗工控机主板，那工控机主板是怎么降低功耗的呢？ 1、超低功耗工控
2022-12-06 15:33:59518 如何降低设备功耗，降低采集设备功耗的几种方法 工程监测传感器 以下是降低数采设备功耗的一些方法： 优化硬件设计：通过选择低功耗的芯片、使用更高效的转换器、减少功率损耗等方式来优化硬件设计，从而降低功耗
2023-10-11 09:29:00511
电子发烧友App
工商网监
评论