电子发烧友网 > 可编程逻辑 > 正文

基于外部处理器的FPGA加载应用程序的方法研究

2020年08月13日 17:16 次阅读

1、引言

FPGA在系统上电时,需要从外部载入所要运行的程序,此过程被称为程序加载。多数情况下,FPGA从外部专用的 EPROM读入程序。这种方式速度慢,而且只能加载固定的程序。显然,当系统需要容量大而且 FPGA要加载的程序可以根据需要有选择的加载时不能采用这种方法。本文实现了一种基于外部处理器的加载方法,速度快,而且可以根据设置给FPGA加载相应的程序。

对于 Xilinx公司的 FPGA芯片,有五种加载方式:JTAG模式,串行从模式,串行主模式,并行从模式和并行主模式。JTAG模式常用于调试时,将主机综合好的程序加载到FPGA,优先级高于其他几种模式。其他加载模式取决于 FPGA上加载模式管脚(M0,M1,M2)的设置。

用外部处理器给 FPGA加载程序时,可以采用串行从模式、并行从模式,甚至于 JTAG模式。本文选择并行从模式,原因在于更高的配置速率。 2、 FPGA程序数据的产生

FGPA的程序加载即是要把综合好的程序文件按一定的时序写入FPGA。而 Xilinx的开发环境可以根据用户的选择产生多种文件格式,以不同的后缀名区分。不同的文件格式包含了不同的信息,有不同的用途。

本文选择了.bin格式的文件。此文件是只包含有程序数据的二进制文件。产生此文件,要在bitgen 参数里增加-g Binary:yes 选项。

此外,需要说明的是,通常的微处理器 D0位是最低有效位,而 Xilinx的 FPGA在接收程序数据时,D0位是最高有效位。因此,在按字节读取.bin格式的文件之后,需要有一个转换的过程。如从文件读到一个字节,0x7D,即二进制的 0111 1101,需转换为:1011 1110。

加载过程开始时,就要从.bin文件中顺序按字节读出数据,然后在 CCLK的上升沿写入 FPGA。在.bin文件中的数据都被写入 FPGA后,CCLK需要多出四个时钟周期,以使得 FPGA完成启动过程。 3、硬件设计

在FPGA上,与配置有关的管脚分为两类:专用管脚,包括PROG_B,HSWAP_EN,TDI, TMS,,TCK,TDO,CCLK,DONE,和M0-M2。还有一类是可复用管脚,这类管脚在配置阶段作为配置管脚,配置结束后可以配置为通用普通的IO管脚,也可以继续作为配置管脚。在并行从模式下,涉及到的配置管脚和功能如下:

CS_B:片选信号,低有效; RDWR_B:写信号,低有效; BUSY:FPGA忙指示,高有效,一般只有在并行加载时钟速率大于50M时才有可能用到;D0-D7:数据线; INIT_B:芯片被复位后,此管脚为输出信号,输出低电平指示FPGA正在自行复位内部

寄存器。复位结束后,此管脚浮空,处于输入状态。因此需要上拉电阻,指示复位结束。内部寄存器复位结束后,此管脚若被拉低,则会推迟FPGA的程序加载过程。在程序加载过程中,此管脚又变回输入状态,对外输出低电平指示加载的程序数据存在CRC校验错误。

PROG_B:异步复位信号,下降沿有效,此信号为低电平时复位FPGA,复位后,FPGA芯片处于内部寄存器自行复位过程,INIT_B被FPGA芯片拉低,此过程结束后,FPGA不再驱动INIT_B管脚,INIT_B管脚处于浮空状态,此时,INIT_B有上拉电阻时,INIT_B呈现高电平,依次可以指示FPGA的内部寄存器自行复位结束。程序加载状态。

DONE:加载成功指示。 CCLK:程序加载时,数据在此信号的上升沿被写入FPGA。在本设计中,ARM芯片采用的是 SUMSUN公司的S3C2410,与 FPGA配置管脚相连的是

此芯片的通用 IO管脚 D组。硬件连接如图所示。在 ARM的程序中,ARM管脚在程序加载的各阶段的输入输出设置如下:首先,设置 GPD(与 FPGA的 INIT_B相连)、GPD(与 FPGA的 BUSY相连)为输入管脚,以监视 FPGA内部寄存器自行复位结束和忙闲状态。其次,设置GPD(与 FPGA的 PROG_B相连)为输出状态,并使其输出低脉冲,使 FPGA复位。然后依次设置 GPD(与 FPGA的 CS_B相连)、GPD(与 FPGA的 RDWR_B相连)、GPD(与 FPGA的 CCLK相连)为输出管脚,并使其输出低电平,使 FPGA处于被选可接受数据状态;接着设置D[0..7]为输出状态。至此,ARM中的程序开始轮询GPD的状态,检测到此信号为高时,有两种选择,其一是因为需要而推迟 FPGA的程序加载,可以通过设置 GPD为输出,并使其输出为低电平直至程序加载开始。其二是开始给 FPGA加载程序,FPGA在 CCLK的上升沿接收数据,在给 FPGA加载程序的过程中,程序需要监视GPD管脚的状态,一旦为低,FPGA指示程序数据加载 CRC校验出错。此时需要复位FPGA,重新加载。

采用的硬件连接如下图:

基于外部处理器的FPGA加载应用程序的方法研究

4、嵌入式 Linux的驱动实现

本文以模块形式实现了运行于S3C2410上的linux驱动程序,源文件如下(有关寄存器

的设置参考S3C2410的数据手册,以下源代码未包含头文件):

#define GPIO_va_base 0x0F6000000

//基于S3C2410 上的Linux内核IO控制寄存器首地址映射后的虚拟地址

#define ARM_GPDCON PIO_va_base+0x30);

#define ARM_GPDUP PIO_va_base+0x38);

#define ARM_port_wr(addr,value) *(volatile unsigned int*)(addr)=value)

//定义输出

#define FPGA_CS 8

#define FPGA_RW 9

#define FPGA_PROG 12

#define FPGA_CCLK 14

//定义操作

#define ARM_GPDDAT (*(volaTIle u32 *)(GPIO_va_base+0x34))

#define set_register_bit(x) ARM_GPDDAT=(1《《x)|ARM_GPDDAT

#define clear_register_bit(x) ARM_GPDDAT=(~(1《《x))&ARM_GPDDAT

//定义输入

#define FPGA_INIT ((ARM_GPDDAT》》10)&1)

#define FPGA_BUSY ((ARM_GPDDAT》》11)&1)

#define FPGA_DONE ((ARM_GPDDAT》》13)&1)

#define FPGA 211

//定义主设备号,和mknod /dev/fpga c 211 0匹配

typedef char fpga_device_t;

staTIc fpga_device_t fpga_devices[257];

char buf[1000000];

int fpga_open(struct inode *, struct file *);

ssize_t fpga_write(struct file *,const char *,size_t ,loff_t *);

int fpga_release(struct inode*, struct file *);

//初始化ARM的D组通用IO管脚

void init_fpga(void){

ARM_port_wr(GPIO_va_base+0x30,0x55555555);

//FPGA_BUSY FPGA_DONE FPGA_INIT be set input

ARM_port_wr(GPIO_va_base+0x34,0xFFFF);

ARM_port_wr(GPIO_va_base+0x30,0x51055555);

ARM_port_wr(GPIO_va_base+0x38,0);// put up

set_register_bit(FPGA_CCLK);//set GCLK

}

staTIc struct file_operaTIons fpga_ctl_fops= {

open: fpga_open,

write: fpga_write,

release: fpga_release,};

int init_module(void) {

printk(“Hello,word,Now preparing FPGA.。..。.\n”);

printk(“register FPGA.。..。.\n”);

register_chrdev(FPGA, “fpga”, &fpga_ctl_fops);

printk(“Done!\n”);

printk(“Hello,word,success!\n”);

return 0;

}

int fpga_open(struct inode *inode, struct file *filp){

int minor;

minor = MINOR(inode-》i_rdev);

init_fpga();

fpga_devices[minor]++;

printk(“FPGA is ready.\n”);

return 0;

}

ssize_t fpga_write(struct file *flip,const char *buffer,size_t count,loff_t

*ppos){

int i;

if(copy_from_user(buf,buffer,count)){

printk(“error \n”);

return -EFAULT;

}

printk(“%d numbers have been received!\n”,count);

printk(“The number is:%d\n”,count);

for(i=0;i《count;i++){

ARM_GPDDAT=(ARM_GPDDAT&0x3F00)|buf[i];

set_register_bit(FPGA_CCLK);

}

printk(“data write finished\n”);

for(i=0;i《4;i++){

set_register_bit(FPGA_CCLK);

clear_register_bit(FPGA_CCLK);

}

return count;

}

int fpga_release(struct inode *inode, struct file *filp){

int minor;

minor = MINOR(inode-》i_rdev);

if (fpga_devices[minor])

fpga_devices[minor]--;

printk(“Goodbye cruel world\n”);

return 0;

}

void cleanup_module(void){

printk(“Goodbye cruel world\n”);

}

5、结束语

本文的创新点:基于ARM-Linux平台,实现了一种FPGA的程序加载模式,加载速度快,灵活高效。

责任编辑:gt

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

理解Verilog编码技巧掌握FPGA中状态机的写法掌握非重叠序列检测代器Verilog代码编写
发烧友学院发表于 2020-04-21 00:00 21333次阅读
写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

数据驱动的人工智能使自动化的缺陷检测具有更大的灵...

在这种情况下,客户相当于机器人视觉设备制造商。他们计划将机械臂与人工智能相结合,以检测搪瓷涂层产品中....
发表于 2020-08-13 17:16 0次阅读
数据驱动的人工智能使自动化的缺陷检测具有更大的灵...

美国政府又开启了新一轮的限制举措

根据声明,清洁网络计划是美国政府采取的综合措施,旨在保护公民隐私和美企最敏感的信息,免受中国方面的“....
发表于 2020-08-13 17:06 20次阅读
美国政府又开启了新一轮的限制举措

OPB_AHB桥接器的功能特性和如何实现应用设计

随着基于IP复用技术的 SoC设计的不断发展,片上总线 OCB(on-chip Bus)技术成为解决....
发表于 2020-08-13 17:06 2次阅读
OPB_AHB桥接器的功能特性和如何实现应用设计

采用新型高性能可编程逻辑器件实现洗片机控制系统的...

洗片机作为一种用于X射线透射胶片和CT胶片的显影、定影、清洗和烘干的仪器,在当今各行业都有着广泛的应....
发表于 2020-08-13 17:03 8次阅读
采用新型高性能可编程逻辑器件实现洗片机控制系统的...

当 AGC 用于 WCDMA 系统时,求指数运算...

在本设计中,前端 TD_SCDMA 的射频信号 RF 输入后,经过 MAX2392 零中频下变频解调....
发表于 2020-08-13 17:02 0次阅读
当 AGC 用于 WCDMA 系统时,求指数运算...

采用可编程逻辑器件实现并行高速数字相关器的应用方...

在数字通信系统中,常用一个特定的序列作为数据开始的标志,称为帧同步字。在数字传输的过程中,发送端要在....
发表于 2020-08-13 16:56 7次阅读
采用可编程逻辑器件实现并行高速数字相关器的应用方...

PCI Express通过结合Nexus FPG...

Nexus 平台的独特之处在于采用了 FD-SOI 工艺。这与之前的 CMOS 工艺相比有很大区别,....
发表于 2020-08-13 16:35 0次阅读
PCI Express通过结合Nexus FPG...

时钟芯片的供电电源包含哪两个部分?

针对单片机的时钟频率电路,工程师依据不同的项目要求去设计与选择匹配的方案,具体的选择方案包含三类。
发表于 2020-08-13 15:49 12次阅读
时钟芯片的供电电源包含哪两个部分?

高通在华为出货量中所占份额高于去年同期的 7.3...

据 IHS Markit,报告显示,三星和华为在 2019 年第三季度的内部芯片组出货量,相比去年同....
发表于 2020-08-13 15:30 32次阅读
高通在华为出货量中所占份额高于去年同期的 7.3...

基于高性能32位定点DSP器件实现对Hough变...

数字图像处理技术广泛应用于机器视觉、自动化检测和视频监控等领域。通用的图像处理系统采用图像采集卡将图....
发表于 2020-08-13 15:05 28次阅读
基于高性能32位定点DSP器件实现对Hough变...

兆易创新发布中国首款内核RISC-V 芯片

最近有一位主打嵌入式培训的名为“硬件家 x”的公众号主受到我们圈内的广泛关注,起因在于他以免费实战项....
发表于 2020-08-13 11:43 43次阅读
兆易创新发布中国首款内核RISC-V 芯片

NVIDIA对FPGA 产品解决方案产生强劲的需...

ABI Research 在一份声明中指出,当前,云是 AI 的中心,因为大多数 AI 培训和推理工....
发表于 2020-08-13 11:31 126次阅读
NVIDIA对FPGA 产品解决方案产生强劲的需...

基于英特尔公司 80C88 处理器系列

近日,东芝(Toshiba)正在宣布退出 PC 产业的日本科技巨头的队伍,夏普现在拥有东芝计算机产品....
发表于 2020-08-13 11:05 103次阅读
基于英特尔公司 80C88 处理器系列

采用可编程逻辑器件实现温控电路接口及其与DSP通...

采用光纤陀螺的捷联惯性导航系统是一种极具发展潜力的导航系统,对于其核心部件的光纤陀螺,尤其是中高精度....
发表于 2020-08-13 11:00 186次阅读
采用可编程逻辑器件实现温控电路接口及其与DSP通...

如何估算FPGA的峰值性能?

嗨, 作为博士研究的一部分,我试图估算FPGA的峰值性能,以便与GPU进行比较。 我的计算基于Xilinx共同撰写的...
发表于 2020-08-13 09:56 0次阅读
如何估算FPGA的峰值性能?

fpga从黄金映像启动时fpga准备好之前需要多长时间?

我试图弄清楚在应用程序映像损坏并且fpga从黄金映像启动时fpga准备好之前需要多长时间。 我测量了它,但它比应用程序...
发表于 2020-08-13 09:39 0次阅读
fpga从黄金映像启动时fpga准备好之前需要多长时间?

三星电子正在打造一款基于Cortex-X 核心的...

三星电子在其面向欧洲和其他地区消费者发布的旗舰智能手机Galaxy Note 20 上搭载了Exyn....
发表于 2020-08-13 09:36 186次阅读
三星电子正在打造一款基于Cortex-X 核心的...

基于Nios Ⅱ嵌入式处理器实现天然气体积修正仪...

能源与环境是当今全球性热点问题之一。天然气作为城市清洁能源,对我国的能源节约、环境保护、人民生活水平....
发表于 2020-08-13 09:30 295次阅读
基于Nios Ⅱ嵌入式处理器实现天然气体积修正仪...

基于速度追踪原理实现目标模拟训练系统的设计

军队靶场训练基地用于跟踪高速运动目标的主要手段是光电跟瞄设备。对于光电跟瞄系统而言,操作训练需要外部....
发表于 2020-08-13 09:04 115次阅读
基于速度追踪原理实现目标模拟训练系统的设计

基于FPGA上实现硬件入侵检测系统的设计

PE内部采用硬件多线程技术,每个 PE中有多个硬件线程,硬件线程是指享有独立的程序计数器、寄存器和存....
发表于 2020-08-12 17:07 106次阅读
基于FPGA上实现硬件入侵检测系统的设计

基于FPGA器件EP1C6Q240C8实现运动控...

传统的运动控制卡多采用单片机作为微处理器, 通过一些大规模集成电路实现对伺服电机的控制。由于其结构较....
发表于 2020-08-12 17:02 84次阅读
基于FPGA器件EP1C6Q240C8实现运动控...

采用可编辑逻辑器件实现MVB总线分析结构的设计

随着高速铁路的迅速发展以及机车车辆的现代化发展趋势,对列车总线的可靠性、安全性、通讯实时性的要求进一....
发表于 2020-08-12 16:58 48次阅读
采用可编辑逻辑器件实现MVB总线分析结构的设计

典型的10/100以太网系统架构

在摩尔定律的指引下,越来越细的硅工艺线宽使得32位嵌入式解决方案的成本不断降低,从而可以满足更多的应....
发表于 2020-08-12 16:53 146次阅读
典型的10/100以太网系统架构

基于Modbus协议栈模块的设计与实现

在SoC系统的设计及使用过程中,对其内部行为的实时监控十分重要,目前普遍通过监控端和目标系统间的监控....
发表于 2020-08-12 16:28 38次阅读
基于Modbus协议栈模块的设计与实现

MB86S02视频图像传感器在FPGA的控制下的...

整个系统以FPGA作为核心控制单元并完成视频信号的中值滤波工作;以DSP作为整个系统的核心处理单元对....
发表于 2020-08-12 16:24 27次阅读
MB86S02视频图像传感器在FPGA的控制下的...

在EVC环境下开发实现电梯缓冲器复位时间测试系统...

S3C2410处理器是Samsung公司基于ARM公司的ARM920T处理器核,采用0.18um制造....
发表于 2020-08-12 16:07 125次阅读
在EVC环境下开发实现电梯缓冲器复位时间测试系统...

基于FPGA芯片EP1c3T144和开发平台实现...

LabVIEW是一种基于图形程序的虚拟仪器编程语言,与传统仪器相比,虚拟仪器技术以计算机为平台,在程....
发表于 2020-08-12 15:59 52次阅读
基于FPGA芯片EP1c3T144和开发平台实现...

美国国务卿蓬佩奥宣布启动“干净网络计划”五项新措...

据美国国务院网站消息,美国国务卿蓬佩奥宣布启动所谓“干净网络计划”五项新措施,以“保护公民隐私和公司....
发表于 2020-08-12 15:56 251次阅读
美国国务卿蓬佩奥宣布启动“干净网络计划”五项新措...

戴尔宣布新增一颗 AMD EPYC 7H12 处...

AMD 第二代 EPYC 服务器处理器持续赢得新客户青睐,涵盖云端、企业、高效能运算(HPC)等领域....
发表于 2020-08-12 15:32 288次阅读
戴尔宣布新增一颗 AMD EPYC 7H12 处...

AI CMOS 内置的芯片加强了隐私和数据安全的...

之所以它们是硬件级的 AI 图像传感器,原因在于这两颗图像传感器均集成了一个逻辑处理器和存储器,从而....
发表于 2020-08-12 15:23 140次阅读
AI CMOS 内置的芯片加强了隐私和数据安全的...

苹果半导体开发一种名为Phoenix 的处理器

NUVIA 由 Gerard Williams III、Manu Gulati 和 John Bru....
发表于 2020-08-12 15:16 209次阅读
苹果半导体开发一种名为Phoenix 的处理器

RISC-V CPU 处理器核心采用嵌入式开源实...

「我们非常兴奋 SylixOS 在晶心科技 RISC-V 处理器平台上的支持。」晶心科技技术长暨执行....
发表于 2020-08-12 15:12 388次阅读
RISC-V CPU 处理器核心采用嵌入式开源实...

新思科技加快传感器融合和通信应用

Arbe 创始人兼首席技术官 Noam Arkind 表示:“ARC 处理器的信号处理性能可集成在 ....
发表于 2020-08-12 14:57 65次阅读
新思科技加快传感器融合和通信应用

数据存储器提供音频编解码器等功能

贸泽电子分销的 NXP i.MX 7ULP 应用处理器采用带有独立隔离域的 Arm® Cortex®....
发表于 2020-08-12 14:47 106次阅读
数据存储器提供音频编解码器等功能

关于NXP i.MX 8M Nano 处理器的功...

借着广泛的 SMARC 计算机模块生态系统,工程师将受益于极为先进且立即可用的元件、标准化 API ....
发表于 2020-08-12 14:43 135次阅读
关于NXP i.MX 8M Nano 处理器的功...

软件测试的重要性和两大自动化测试工具的比较

实际上,软件测试过程与整个软件开发过程基本上是平行进行的。测试计划早在需求分析阶段即应开始制定,其他....
发表于 2020-08-12 14:39 52次阅读
软件测试的重要性和两大自动化测试工具的比较

Arm专用于计算中心的服务器,目前已演进至第二代

与之对应的是用于服务器的霄龙 7742 处理器,同样拥有“64 核+128 路通道”配置,是 AMD....
发表于 2020-08-12 14:36 198次阅读
Arm专用于计算中心的服务器,目前已演进至第二代

KX-6000 系列处理器预计于 2021 年正...

此外,兆芯目前已着手 7nm 以下工艺产品的定义和研发工作,该处理器将作为 KX-6000 系列处理....
发表于 2020-08-12 14:25 132次阅读
KX-6000 系列处理器预计于 2021 年正...

Ice-Lake-U 处理器型号比 Ice La...

这款低压处理器仍是四核八线程,单核睿频 4.30 GHz,多核睿频 4.00 GHz,核显信息不详,....
发表于 2020-08-12 14:20 130次阅读
Ice-Lake-U 处理器型号比 Ice La...

高云半导体的低功耗μSOC FPGA蓝牙模块通过...

基于高云半导体GW1NRF-4的蓝牙模块尺寸为19x20mm,包括GW1NRF-4器件,以及必需的无....
发表于 2020-08-12 14:19 40次阅读
高云半导体的低功耗μSOC FPGA蓝牙模块通过...

AMD 即将发布Zen 3 系列,第一次在桌面级...

Intel Alder Lake CPU(第 12 代酷睿 CPU)将于 2021 年下半年正式发布....
发表于 2020-08-12 13:48 74次阅读
AMD 即将发布Zen 3 系列,第一次在桌面级...

联想顺势推出了全新 ThinkBook 的多个系...

作为移动平台的关键处理器系列,轻薄商务笔记本中的核心部件——英特尔酷睿十代 U 系列成为消费者最关注....
发表于 2020-08-12 12:04 425次阅读
联想顺势推出了全新 ThinkBook 的多个系...

新型 NXP S32G 处理器将车载网络性能提升...

NXP 副总裁兼车载网络处理器总经理 Ray Cornyn 表示:“互连自动驾驶汽车必须安全、智能、....
发表于 2020-08-12 11:50 201次阅读
新型 NXP S32G 处理器将车载网络性能提升...

联发科公布的处理器内嵌有支持双关键词的语音唤醒芯...

尽管联发科此次没有公布该款处理器的工艺制程和出货时间,但按照 XDA 的推测可能还是 12nm Fi....
发表于 2020-08-12 11:46 716次阅读
联发科公布的处理器内嵌有支持双关键词的语音唤醒芯...

TDA4VM 处理器可以满足现代车辆的计算需求

Jacinto 7 处理器平台包含两款汽车级芯片:TDA4VM 处理器和 DRA829V 处理器,前....
发表于 2020-08-12 11:43 37次阅读
TDA4VM 处理器可以满足现代车辆的计算需求

应用程序的未来离不开人工智能和机器学习的发展

F5 Networks 应用程序安全和云解决方案专家发布了一份有关应用程序未来的报告,重点介绍了将对....
发表于 2020-08-12 11:41 276次阅读
应用程序的未来离不开人工智能和机器学习的发展

Helio G70 系列采用 A75 双核+A5...

联发科技表示,Helio G70 系列处理器搭载有 Hyper Engine 游戏技术,对 CPU、....
发表于 2020-08-12 11:39 66次阅读
Helio G70 系列采用 A75 双核+A5...

十代酷睿 CometLake-H 标压处理器与下...

除此之外,桌面版十代酷睿的接口将会更换为 LGA1200,不兼容前代。首发主板包括 Z490、B46....
发表于 2020-08-12 11:35 172次阅读
十代酷睿 CometLake-H 标压处理器与下...

下半年英特尔即将推出“Lakefield”处理器

时隔几个月,英特尔官方终于公布了“Lakefield”处理器的谍照,只有指甲盖大小,小到需要用放大镜....
发表于 2020-08-12 11:32 207次阅读
下半年英特尔即将推出“Lakefield”处理器

新型 Jacinto™处理器支持 ASIL-D ...

北京讯 ——德州仪器(TI)(纳斯达克代码:TXN)今日推出了全新的 Jacinto™ 7 处理器平....
发表于 2020-08-12 11:28 104次阅读
新型 Jacinto™处理器支持 ASIL-D ...

新思科技针对 S32G 车辆网络处理器推出 VD...

恩智浦副总裁兼车辆网络处理器部门总经理 Ray Cornyn 表示:“新思科技针对 S32G 车辆网....
发表于 2020-08-12 11:23 51次阅读
新思科技针对 S32G 车辆网络处理器推出 VD...

NeuPro AI 处理器创建面向大众市场的嵌入...

通过 SiFive 的 DesignShare 计划进行联合芯片开发,结合两家企业的 IP 和设计优....
发表于 2020-08-12 11:20 113次阅读
NeuPro AI 处理器创建面向大众市场的嵌入...

FPGA无法在Artix 7上从SPI Flash启动的解决办法?

我正在使用Artix 7 FPGA板(xc7a200t fbg676)。 我有一个mcs文件(及其相关的prn文件),它是使用Vivado 2015...
发表于 2020-08-12 09:31 0次阅读
FPGA无法在Artix 7上从SPI Flash启动的解决办法?

基于STM32F10x处理器如何在IAP中实现设...

在代码区,0x00000000地址为启动区。上电以后,CPU从这个地址开始执行代码0x0800000....
发表于 2020-08-12 09:21 306次阅读
基于STM32F10x处理器如何在IAP中实现设...

如何将TMS320C6A816X的local bus引入fpga?

TI工程师: 我想在将TMS320C6A816X的local bus引入fpga,然后用dma方式从fpga里的memory中读数据,想了解一下...
发表于 2020-08-12 08:31 0次阅读
如何将TMS320C6A816X的local bus引入fpga?

请教一下W5300TCP连接的问题

不知道哪里的内容有违规了,只能发图片了,抱歉! ...
发表于 2020-08-11 19:46 0次阅读
请教一下W5300TCP连接的问题

基可编程逻辑器件实现滤波器分组级联系统的设计

目前针对数字下变频,除了采用多片DSP组成并行处理模块外,一般都探索采用下变频处理的高效算法。本文针....
发表于 2020-08-11 17:44 73次阅读
基可编程逻辑器件实现滤波器分组级联系统的设计

采用可编程逻辑器件的译码器优化实现方案

由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法:门....
发表于 2020-08-11 17:41 68次阅读
采用可编程逻辑器件的译码器优化实现方案

基于Flash FPGA器件实现脉冲延迟控制系统...

在科学研究、通信和一些自动控制中,经常需要精确定时的连续脉冲信号,用于产生测试信号或控制用的时序。脉....
发表于 2020-08-11 17:36 109次阅读
基于Flash FPGA器件实现脉冲延迟控制系统...

基于MCU+CPLD双片结构实现新型光电轴角编码...

光电轴角编码器是一种采用光电方法,将机械转角转换成数字电信号输出的数字测角装置。它可以和显示装置或计....
发表于 2020-08-11 17:33 69次阅读
基于MCU+CPLD双片结构实现新型光电轴角编码...

谁知道TI处理器每个系列命名含义是什么?

大家好:       突然想起了一个无聊的问题,就是TI处理器每个系列命名含义,比如integra,dav...
发表于 2020-08-11 10:59 0次阅读
谁知道TI处理器每个系列命名含义是什么?

请问如何设置动态和实时改变Artix FPGA中MMCM时钟的相移?

嗨, 我想使用MMCM时钟生成模块来实时和动态地改变Artix FPGA中的相移。 但我见过Xilinx UG472& ...
发表于 2020-08-11 10:33 0次阅读
请问如何设置动态和实时改变Artix FPGA中MMCM时钟的相移?

个人的学习资料汇总贴

【个人的学习资料汇总贴】 MYMINIEYE:60天FPGA工程师入门就业项目实战特训营(视频+开发板) ...
发表于 2020-08-07 11:16 101次阅读
个人的学习资料汇总贴

传感器节点控制器助力连网传感器

引言 今天的便携式设备通过持续的活动监测和情境感知来了解周围环境。为了实现这个功能,设备集成了越来越多的传感器...
发表于 2020-08-07 08:02 0次阅读
传感器节点控制器助力连网传感器

嵌入式屏幕色彩开发

还记得此前的“蓝黑白金裙”之争吗?这个分歧源于我们的眼中用来分辨颜色的锥状细胞的差异,而人机界面中“蓝黑白金裙...
发表于 2020-08-07 06:06 0次阅读
嵌入式屏幕色彩开发