电子发烧友网 > 可编程逻辑 > 正文

基于FPGA器件实现微波接力机中的FFT模块设计

2020年07月27日 17:52 次阅读

1、引言

对于地面上的远距离微波通信,当通信距离超过一定范围时,电磁波传播会受到地面的阻挡,随着通信距离的增加通信信号则会衰减。为了延长通信距离和提高通信质量,需要在通信二地之间设立若干微波中继设备(例如微波接力机),进行电磁波转接并对信号进行逐段接收和放大后再发送给下一段。在微波接力通信中,通常采用扩频方式提高系统的抗干扰能力。但是,扩频系统过宽的频带带宽很容易在通信设备密集的地方受到其他设备的干扰(窄带干扰)。所以在微波接力机工作过程中,需要对接收信号中的窄带干扰信号进行快速识别并利用相应的自适应陷波等技术对窄带干扰进行抑制。由于在频域上窄带干扰的功率谱呈现尖峰状,而扩频信号大致呈现平坦特性且并容易识别。所以要在微波接力机中设计FFT模块用于计算信号的功率谱。

对实现FFT的工程,目前通用的方法是采用DSP、FFT处理电路FPGA。用DSP实现FFT的处理速度较慢,不能满足某些高速信号实时处理的要求;专用的FFT处理器件虽然速度较快,但是价格相对昂贵且外围电路相对复杂;采用新一代的FP-GA来实现FFT兼有二者的优点。FPGA资源丰富、易于借助并行流水的特点来实现FFT,不但性能稳定、经济性好,而且可以大大缩短计算的耗时。以Altera公司的Stratix系列FPGA为例,它具有多达79 040个逻辑单元、7 MB的嵌入式存储器、优化的数字信号处理器和高性能的I/O能力,非常方便以全并行流水方式进行FFT处理。

选用StraTIx系列中的EPlS25型FPGA来实现FFT,在系统主频大于52 MHz的环境下稳定工作后,完成1次256点的FFT所需要的时间小于5μs,完成1次1024点的FFT所需时间小于20μs,完全满足实时处理的要求。

2、模块的设计与实现

2.1 FFT算法选择

自从1965年J.W.Tuky和T.W.Coody在《计算机数学》上发表了著名的《机器计算傅立叶级数的一种算法》论文后,经过几十年来的不断改进,形成了很多FFT的高效算法。这些算法基本上分为二大类:时域抽取法FFT(DIT-FFT)和频域抽取法FFT(DIF-FFT)。时域抽取法是把变换模块的输入数据在时域上按一定的倒序规则打乱,经过变换后,输出的FFT频域信号是顺序排列的。而频域抽取法是把变换模块的输入数据在时域上按顺序输入,经过变换后,输出的FFT频域信号按照倒序列规则输出。根据运算基的不同,又可以分为基2、基4、基8及混合基算法等。

在该变换模块的处理过程中,可以在预加窗单元方便地完成倒序操作,而且在全并行流水方式处理的过程中,采用时域抽取可以充分利用原址存储,节省内存。所以,在设计中选择简单实用的时域抽取基2FFT算法。

2.2 FFT模块与外部电路的接口

FFT模块与外部电路的接口如图1所示。图中,输入信号Xin为复数零中频信号,数据宽度为18bit,编码格式为二进制补码。Xout是复数变换输出信号,数据宽度为18 bit,编码格式也是二进制补码。CLK和HCLK分别是系统的主时钟和2倍时钟。HCLK主要用于数据的输入、输出。当CLK为‘1’时,由Xin在HCLK的上升沿输入实部数据并在Xout输出变换数据的实部;当CLK为‘O’时,由Xin在HCLK的上升沿输入虚部数据并在Xout输出变换数据的虚部。iFSyne为变换输入帧同步控制信号,oFSync为变换输出帧同步控制信号。2个信号为‘1’时分别表示模块输入/输出变换帧的第1个数据开始输入/输出。

基于FPGA器件实现微波接力机中的FFT模块设计

2.3 全并行流水方式的实现

在FFT工作方式的设计上,充分利用FPGA内嵌乘法器和存储器资源丰富的特点.采用全并行的流水工作方式。如图2所示,图中N为进行FFT运算的点数,M=log2N。以N=256,M=8为例,当系统稳定工作之后,在256个时钟之内,同时有lO组数据在做不同的运算。当第1组数据输入的时候,第10组数据正在输出,而中间的8组数据正在进行各级蝶形运算。因此,当模块进入稳定工作状态后,每隔256个时钟就有一组数据完成256点的FFT,从输出RAM中输出。

2.4 FFT变换模块的内部设计

FFT内部变换模块的设计如图3所示。下面以N=256点的FFT为例分别予以说明。

2.4.1 加窗并倒序存储单元

为了减少时域截断造成的频谱泄漏误差,在进行FFT变换前应对模块输入的数据进行加窗处理。考虑到本模块主要用来分析叠加有窄带干扰的扩频信号,它要求精确给出每个窄带干扰的中心频率及其干扰强度的相对大小,所以,这里选用带外衰减为80 dB的Chebyshev窗以获取良好的频谱效果。经过加窗之后的数据按照倒序的规则存储在RAM中,等待进入蝶形运算单元进行运算。

2.4.2 控制单元

控制单元是整个FFT变换模块的核心。它主要负责以下二方面的工作。

(1)提供各个模块的运算使能

当检测到输入口的iFSync信号为高电平后,立即启动“加窗并倒序存储单元”和“窗因子ROM”单元进行数据输入、加窗、倒序存储处理。在256个时钟之后,启动“各级蝶形运算”单元,并控制地址产生单元产生当前需要的各类地址。中间各级蝶形运算的使能由上l级蝶算单元产生。在第8级运算结束时,提供数据输出的标志oFSync,并控制输出RAM同步输出数据。

(2)产生各级运算过程中所需的地址

倒序地址:用模为N的同步计数器的输出来实现,把当前计数器输出的高位与低位的对应位进行全部对调即可得到当前数据的倒序地址。

各级运算的地址:把RAM取数地址和ROM取数地址对应起来。原则是先把1个旋转因子所对应的所有数据计算完毕再转到下1个旋转因子所对应的数据上。这样的话,可以在产生ROM地址的同时产生所有RAM取数的地址。把二者的地址建立关联之后,可以使RAM数据和ROM数据严格对应起来。

2.4.3 RAM模块

在256点的FFT中,要进行8级蝶算,对全并行的工作方式而言需要8个不同的RAM来存储各级的中间结果。其中,第8级的RAM可以作为输出RAM。再加上前面加窗和倒序的1个RAM,整个系统共需要9个RAM。对于256点的复数,把实部和虚部分开共需要512个存储单元。在某一级的蝶算中,由于信号及运算的延迟,不可能就在256个时钟之内完成本级运算,而下一组的数据在256个时钟之后就要进行本级运算并将结果存储在该RAM中,这样就有可能造成数据还没有被完全读取就被新数据覆盖的冲突。为了确保在全并行工作方式中实现数据的准确存取,可以把9个RAM都设置成1024×18 bit的存储格式,即:把每个RAM分为二部分,地址为0~511的为前半部分,地址为512~l 023的为后半部分,用一个MSB的信号作为地址最高位来控制前后二部分存储器。当第1组数据进行本级运算时,其结果保存在RAM的前半部分;256个时钟之后,对MSB求反,并以此控制把第I+1组数据进行本级运算的结果写入RAM的后半部分,此时对第1组数据的读取在前半部分进行,互不冲突。Altera的FPGA器件里有丰富的RAM资源,采用双端口RAM可以很方便地实现上述操作。

2.4.4 ROM模块

整个模块共需3个ROM,一个用来存储Chebyshev窗因子,另外二个分别用来存储旋转因子的实部和虚部。事先在MATLAB中计算出这些因子,并将它们按照*.mif文件格式输出。在QuartusⅡ软件中,例化3个ROM,并把由MATLAB产生的*.mif文件写入各自ROM的初始化文件中,完成对ROM的初始化工作。

2.4.5 蝶形运算单元

(1)基本蝶形运算单元。把复数运算分解为实数运算之后,每个基本的蝶形运算单元都可由4个乘法器、1个加法器和1个减法器构成。其中,乘法器是决定系统运算速度的关键因素。对256点FFT在全并行的工作方式下,最多要求在同一时钟并行完成33个18x18 bit的乘法运算。而EPlS25系列FPGA有非常丰富的乘法器资源,仅DSP就可以并行完成40个18x18 bit的乘法运算,完全满足系统的要求。

(2)可化简的蝶形运算单元。在对各级蝶形进行研究的基础上发现,第1级和第2级的蝶形经过化简完全可以不用进行乘法操作。

第1级只有1个旋转因子won,其实部为1、虚部为O,代入基本蝶形运算单元化简之后可得:

mx1=xl+x2;my1=yl+y2

mx2=x1-x2;my2=y1-y2

其中:x1、x2为输入数据实部,y1、y2为输入数据虚部,mx1、mx2为变换之后的数据实部,my1、my2为变换之后的数据虚部。

第2级有2个旋转因子,won和w64n,对won可以沿用第一级的简化方法。

对于w64n,其实部为0、虚部为-l,代入基本蝶算单元化简之后可得:mx1=x1+y2;my1=y1+x2;mx2=x1-xz;my2=y1+x2这样,总共8级的蝶形运算有2级可以不用乘法器和存储旋转因子的ROM,节省了25%的乘法器和ROM资源。

2.5 误差的分析与控制

对FPGA而言,采用浮点运算带来的硬件开销太大。而如果采用文献[3]所提出的块浮点防溢出方案,在每一级蝶形运算结束之后,都需要找出该级计算结果中的最大值来判断溢出的状态,并以此确定进行下一级运算时每个数据需要移位的位数。这对全并行的工作方式而言,意味着每一级数据都会带来更大的延迟,影响整个运算的速度。而对定点运算而言,虽然存在有限字长效应的影响,但是,只要对数据进行适当的移位处理就可以防止溢出;在数据舍弃时,进行类似4舍5入的运算就可以有效的控制误差。在综合考虑之后,系统采用定点运算方案。在定点运算中,误差主要体现在以下两方面:

(1)乘法截断误差。2个18位的数据相乘得到36位的积,把该积舍入为18位就会产生误差。由于来自零中频的18位数据实际表征的是模值不大于‘1’的复小数,所以相乘不会产生溢出。去掉次高位多余的符号位并截去后17位。当被截去的各位是‘1’的时候,误差最大;被截去的各位为‘O’时,没有误差。对被截去的部分作类似4舍5入的处理,第20位为‘1’则向上进位,为‘O’则直接舍去,可以有效减小误差。

(2)加减法溢出误差。2个18位的数据相加减得到19位的结果,在进行下一级运算之前,必须舍去l位,对舍弃的这l位也进行上述的4舍5入运算。2个小数的加减运算而言,把结果全部右移1位就可以防止溢出。

3、波形仿真与性能分析

波形仿真选用的输入信号为

x(n)=Xxexp[j×(03+2x127xnxπ)/256]

式中。X根据测试的需要分别取18 bit信号的最大值和达到80 dB信噪比所需的最小值13,n的取值范围为0:255。设计工具选用VHDL93版硬件描述语言,在QuartusⅡ4.1平台上进行逻辑综合和时序分析,把仿真结果保存为*.tbl文件格式。在MATLAB中,读取*.tbl文件,并与MATLAB的计算结果进行比较。由于8级运算都作了右移1位的处理,所以实际结果比用MATLAB的计算结果缩小256倍。把MATLAB的计算结果缩小256倍与0uartusⅡ4.1的计算结果比较,如图4所示。图中,左上图为原始序列,右上图为用MATLAB计算的结果,右下图为用FPGA计算的实际结果。在左下图中,把二个结果进行局部放大,MATLAB的计算结果用实线表示,Quartus4.1的仿真结果用“+”表示。可以看出二组结果的吻合性非常好,验证了程序的正确性。仿真采用60 MHz系统主频,在系统进入稳定状态之后(经过38.34μs),每完成1次256点FFT所用时间为4.26μs。对EPlS25器件资源占用情况为:逻辑单元使用15%,内部存储器使用18%,专用DSP使用62.5%。虽然专用DSP块使用较多,但是逻辑单元使用得很少,可以用逻辑单元来构成18x18的乘法器和专用DSP一起完成更多的并行乘法运算。这说明系统还具有很好的可扩展性,要完成更多点数的FFT,只需增加相应蝶形运算的级数即可。

从结果可以看出,由于运算中采用有效措施防止误差和溢出,在最大数据运算时没有溢出,而且最终运算结果的误差小于10-9。在用达到80 dB信噪比所需最小数据进行运算时,也有很好的分辨率。

4、结束语

本文讨论了微波接力机中FFT模块的设计与实现过程。全部电路设计已经过功能仿真、逻辑综合、时延分析并成功下载到FPGA中投入实践应用。实践应用表明用StraTIx系列FPGA实现FFT的速度快、稳定性高、易于扩展。在微波接力通信,特别是在接力机对窄带干扰快速识别的应用中有很大的优越性。

责任编辑:gt

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

理解Verilog编码技巧掌握FPGA中状态机的写法掌握非重叠序列检测代器Verilog代码编写
发烧友学院发表于 2020-04-21 00:00 20725次阅读
写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

采用StratixII系列的EP2S60FPGA...

可见,位置i上的hash函数可以通过i-1位置上的hash函数简单的算出。并且如果dij=di+1j....
发表于 2020-07-27 17:57 0次阅读
采用StratixII系列的EP2S60FPGA...

基于FPGA技术实现远程传输系统的设计

本文介绍了一种基于FPGA的视频、音频、反向数据的远程传输系统的研究与设计,该系统在实际中得到了应用....
发表于 2020-07-27 17:45 6次阅读
基于FPGA技术实现远程传输系统的设计

基于现场可编程门阵列技术实现网络隔离设备的设计

随着电子商务的发展,网络安全越来越重要。病毒和黑客攻击造成的损失无法估算,防火墙、杀毒软件等防范措施....
发表于 2020-07-27 17:41 11次阅读
基于现场可编程门阵列技术实现网络隔离设备的设计

使用DSP工具消除探头和夹具的影响实现高速串行数...

示波器的带宽影响着至关重要的信号眼图。眼图是一种行业标准示波器图像,也是一致性测试和验证测试的基石,....
发表于 2020-07-27 17:09 19次阅读
使用DSP工具消除探头和夹具的影响实现高速串行数...

楼氏电子AISonic音频边缘处理器能够提供先进...

作为首款专为先进音频和机器学习应用而设计的处理器,可在网络边缘提供更节能更强大的智能化和隐私保护。
发表于 2020-07-27 17:02 3次阅读
楼氏电子AISonic音频边缘处理器能够提供先进...

关于电子皮肤贴片的26个应用领域

电子皮肤贴片是一种贴附在皮肤上的可穿戴产品。其电子元件涉及各种电子功能的集成,例如传感器、执行器、处....
发表于 2020-07-27 16:50 15次阅读
关于电子皮肤贴片的26个应用领域

模拟神经形态芯片先驱Aspinity公司推出可重...

据报道,模拟神经形态芯片先驱Aspinity公司推出可重构模拟模块化处理器(RAMP)平台,这款超低....
发表于 2020-07-27 16:45 21次阅读
模拟神经形态芯片先驱Aspinity公司推出可重...

集成的NEMS换能器可以实现超小型传感器和执行器...

近期开发的可以在超高(3~30 GHz)和极高(30~300 GHz)频率范围工作的纳米机电(NEM....
发表于 2020-07-27 16:34 20次阅读
集成的NEMS换能器可以实现超小型传感器和执行器...

基于微处理器实现锂电池外围检测系统的设计

ATJ2085为LQFP封装,64针脚,采用内嵌式的MCU和24-bit DSP双处理器体系结构,分....
发表于 2020-07-27 16:03 21次阅读
基于微处理器实现锂电池外围检测系统的设计

请教大家,如何使GPIO数字输出默认为高电平

请教大家,在DSP28335中配置GPIO口为数字输出模式,且使能内部上拉功能,为什么输出还是低电平呢?如何默认输出...
发表于 2020-07-27 15:54 0次阅读
请教大家,如何使GPIO数字输出默认为高电平

关于.cmd文件的编写和ISTP有什么特殊关系?

请问各位达人  请教如下问题: A   有关于.cmd链接文件的详细介绍吗???    &nbs...
发表于 2020-07-27 15:40 0次阅读
关于.cmd文件的编写和ISTP有什么特殊关系?

如何基于UVM用questa与fpga板子进行软硬件协同仿真?

板子是de2-115,由于soc的简单性,物理通道打算采用rs232串口,仿真器是questa,把dut下载到板子上跑,实现初步的硬件...
发表于 2020-07-27 15:02 0次阅读
如何基于UVM用questa与fpga板子进行软硬件协同仿真?

时控开关是什么,时控开关怎么设置时间

时控开关:以单片微处理器为核心配合电子电路等组成的电源开关控制装置,要控制超出自身负载的大功率电器,....
发表于 2020-07-27 14:57 18次阅读
时控开关是什么,时控开关怎么设置时间

HPI加载DSP AIS文件后,DSP无法自己运行的原因?

DSP型号:C6748 FPGA在用HPI加载DSP的AIS文件后,FPGA将HPIC控制寄存器的DSPINT位写...
发表于 2020-07-27 14:45 0次阅读
HPI加载DSP AIS文件后,DSP无法自己运行的原因?

如何把线阵cameralink的图像数据通过FPGA暂存然后通过EMIF64发给DSP?

专家您好: 问题描述: 我想把线阵cameralink的图像数据通过FPGA暂存然后通过EMIF64发给DSP,我的线扫速度...
发表于 2020-07-27 13:35 0次阅读
如何把线阵cameralink的图像数据通过FPGA暂存然后通过EMIF64发给DSP?

是否可以在FPGA周围放置多个电容器?

嗨专家, 我正在设计一块采用XC7A200TFFG1156的电路板,我发现去除电容的数量很大,超过100,第14页,ug483。...
发表于 2020-07-27 13:23 0次阅读
是否可以在FPGA周围放置多个电容器?

中国移动10086客服系统采用基于鲲鹏计算平台打...

据华为官方表示,10086 是全球最大的客服系统,由中国移动集团下属子公司中移在线服务有限公司(中移....
发表于 2020-07-27 09:11 147次阅读
中国移动10086客服系统采用基于鲲鹏计算平台打...

关于赛普拉斯最新一代 CapSense 电容感应...

“要想保护终端用户的隐私,必须对物联网设备进行安全管理。作为赛普拉斯 IoT-AdvantEdge ....
发表于 2020-07-27 09:07 61次阅读
关于赛普拉斯最新一代 CapSense 电容感应...

dsp调音技巧_dsp调音最佳图

有很多人不了解31段位调音方法,那么今天小编就在这里给大家分享一点我的小经验,希望可以给你们带来帮助....
发表于 2020-07-27 09:00 75次阅读
dsp调音技巧_dsp调音最佳图

DSP的功能作用是什么_dsp的jtag管脚定义

DSP是一种独特的微处理器,是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号,转换为0或1....
发表于 2020-07-27 08:51 47次阅读
DSP的功能作用是什么_dsp的jtag管脚定义

如何确保我的Kintext 7 FPGA使用兼容的外部参考时钟?

嗨,我想确保我的Kintext 7 FPGA使用兼容的外部参考时钟。 我将这个外部时钟连接到运行在1.8V的HP bank上的M...
发表于 2020-07-27 08:06 0次阅读
如何确保我的Kintext 7 FPGA使用兼容的外部参考时钟?

当我将数据从PC发送到FPGA时,是否保存在FPGA的内部存储器中?

HiI我正在尝试实现FPGA和PC之间的连接。 我正在使用Artix 7 FPGA板,所以我的板上有USB转UART桥...
发表于 2020-07-26 18:11 0次阅读
当我将数据从PC发送到FPGA时,是否保存在FPGA的内部存储器中?

关于Veridify Security公司超低能...

例如,RSL10的身份验证协议通常在28毫秒内运行,这与RSL10的节能优势相得益彰。使用Verid....
发表于 2020-07-26 09:16 148次阅读
关于Veridify Security公司超低能...

使用相同的.mcs文件编程完成FPGA时单热状态机出现不可能的状态的原因?

大家好: 我们使用的是v7 690t。 当我们使用相同的.mcs文件编程完成FPGA时,某些板在单热状态机中出现不可能的...
发表于 2020-07-26 09:01 0次阅读
使用相同的.mcs文件编程完成FPGA时单热状态机出现不可能的状态的原因?

浪潮宣布为可重构AI计算发展计划参与者提供最新F...

FPGA技术具有可定制性、低延迟和高性能功耗比等优势,已成为诸多AI用户部署推理应用的选择。但FPG....
发表于 2020-07-25 10:58 403次阅读
浪潮宣布为可重构AI计算发展计划参与者提供最新F...

物联网是未来发展潜力巨大的领域

最早物联网一词是英国技术专家kevin ashton在1999年提出来的。刚开始技术相对来说比较落后....
发表于 2020-07-24 16:06 170次阅读
物联网是未来发展潜力巨大的领域

利用可编程系统单芯片设计和研发复杂的混合信号系统

为了因应市场对于较高性能、较小的系统尺寸及降低成本和电源的需求,系统设计者正将较高层级的混合信号功能....
发表于 2020-07-24 16:02 196次阅读
利用可编程系统单芯片设计和研发复杂的混合信号系统

使用FPGA设计数字电路时的综合工具介绍

在使用FPGA做数字电路设计的流程中,综合是其中非常重要的一个步骤。同样的设计源代码,无论是VHDL....
发表于 2020-07-24 15:47 147次阅读
使用FPGA设计数字电路时的综合工具介绍

Virtex-5 FXT FPGA终极设计解决方...

由于众多不断增加和演化的标准、苛刻的处理要求以及不断降低的成本和时间预算,数字融合时代加速了对FPG....
发表于 2020-07-24 15:25 144次阅读
Virtex-5 FXT FPGA终极设计解决方...

通过利用FPGA协处理器实现对汽车娱乐系统进行优...

集成了数据通信,定位服务和视频娱乐的高端汽车信息娱乐系统需要高性能的可编程处理技术,其最佳实现方法是....
发表于 2020-07-24 15:25 95次阅读
通过利用FPGA协处理器实现对汽车娱乐系统进行优...

利用混合信号FPGA的片上Flash实现系统管理...

随着工艺几何尺寸越来越小,电子器件趋向于采用多种电压供电,因此越来越易受到电压和温度波动的影响,而且....
发表于 2020-07-24 15:04 132次阅读
利用混合信号FPGA的片上Flash实现系统管理...

基于TMS320F2812处理芯片和LC振荡电路...

本文从车型检测器硬件结构和处理算法两方面提出一些具有创新性的设计方案。以TI公司推出的最高工作频率为....
发表于 2020-07-24 14:58 127次阅读
基于TMS320F2812处理芯片和LC振荡电路...

FPGA技术在“非传统”应用领域显身手,DSP和...

自从1985年首款FPGA器件诞生以来,FPGA产业一方面修炼内功——从技术上来说,工艺从2μm发展....
发表于 2020-07-24 14:56 102次阅读
FPGA技术在“非传统”应用领域显身手,DSP和...

基于UC7420芯片实现大坝安全监测系统的设计

随着科学技术的发展,人们不断把目光投向水利综合自动化的实现,这一新课题已得到广泛的研究,少部分水库综....
发表于 2020-07-24 14:35 95次阅读
基于UC7420芯片实现大坝安全监测系统的设计

目前BGA焊接失效检测的常用的方法是什么

目前电子产品中大量使用FPGA,且多采用BGA(Ball GridArray Package)球栅阵....
发表于 2020-07-24 14:24 177次阅读
目前BGA焊接失效检测的常用的方法是什么

现场可编程门阵列FPGA器件选型应该考虑那些问题

现场可编程门阵列FPGA有集成度高、体积小、灵活可重配置、实验风险小等优点,在复杂数字系统中得到了越....
发表于 2020-07-24 14:21 42次阅读
现场可编程门阵列FPGA器件选型应该考虑那些问题

基于Cyclone系列FPGA器件和UART功能...

在通信系统的设计实现过程中,都需要测试系统的误码性能。而常见的误码率测试仪多数专用于测试各种标准高速....
发表于 2020-07-24 13:58 19次阅读
基于Cyclone系列FPGA器件和UART功能...

基于FPGA器件和只读存储器实现QAM解调器的设...

三星公司提出的QAM解调器方案体现在其一项名为“Demodulation apparatus and....
发表于 2020-07-24 09:07 806次阅读
基于FPGA器件和只读存储器实现QAM解调器的设...

怎么处理VREFP_0 VREFN_0 VP_0,VN_0,VCCADC_0,GNDADC?

嗨XILINX工程师! 我在我的项目中使用你的FPGA。 我不会使用XADC模块。 所以问题是: 我该怎么处理...
发表于 2020-07-24 07:01 0次阅读
怎么处理VREFP_0 VREFN_0 VP_0,VN_0,VCCADC_0,GNDADC?

基于FPGA/CPLD器件和高级语言VB实现UA...

随着计算机技术的发展和广泛应用,尤其是在工业控制领域的应用越来越广泛,计算机通信显的尤为重要。串行通....
发表于 2020-07-23 18:05 113次阅读
基于FPGA/CPLD器件和高级语言VB实现UA...

采用FPGA和兼容PCI Express的SER...

与传统ASIC相比,FPGA和结构化ASIC的优势在于重用灵活性高、上市时间快、性能佳而成本低。FP....
发表于 2020-07-23 17:58 87次阅读
采用FPGA和兼容PCI Express的SER...

基于FPGA器件实现AGC算法和系统的设计

大多数接收机必须处理动态范围很大的信号,这需要进行增益调整,以防止过载或某级产生互调,调整解调器的工....
发表于 2020-07-23 17:38 205次阅读
基于FPGA器件实现AGC算法和系统的设计

采用FPGA器件EP1C3T144C6芯片和VH...

在现代社会中,电资源成为人们生活当中不可缺少的一部分,而发电机和电动机在电力系统中扮演着非常重要的角....
发表于 2020-07-23 17:33 322次阅读
采用FPGA器件EP1C3T144C6芯片和VH...

基于FPGA器件实现多频键控调制电路的设计和仿真...

数字信号传输系统分为基带传输系统和频带传输系统.频带传输系统也叫数字调制系统。数字调制信号又称为键控....
发表于 2020-07-23 17:21 216次阅读
基于FPGA器件实现多频键控调制电路的设计和仿真...

基于FPGA和MATLAB实现IIR数字滤波器的...

IIR数字滤波器在很多领域中都有着广阔的应用。与FIR数字滤波器相比,IIR数字滤波器可以用较低的阶....
发表于 2020-07-23 17:05 145次阅读
基于FPGA和MATLAB实现IIR数字滤波器的...

使用Altera CycloneIIEP2C35...

UPFC控制器的IP主要用来输出3路相位分别相差2π/3的正弦波形数据和3路相位分别相差2π/3的三....
发表于 2020-07-23 17:05 75次阅读
使用Altera CycloneIIEP2C35...

使用XC9500 CPLD实现FPGA电路接口的...

随着FPGA芯片密度的增加,串行PROM已不能适应高密度的FPGA的配置。大容量的并行PROM所要求....
发表于 2020-07-23 16:58 89次阅读
使用XC9500 CPLD实现FPGA电路接口的...

借助FPGA协同处理提升性能和降低应用设计成本

传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器....
发表于 2020-07-23 16:36 205次阅读
借助FPGA协同处理提升性能和降低应用设计成本

采用Spartan2系列FPGA器件实现全数字锁...

数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。传统的全数字锁相....
发表于 2020-07-23 16:23 57次阅读
采用Spartan2系列FPGA器件实现全数字锁...

戴尔XPS 17(2020)使用评测

问题是,额外的屏幕空间和性能提升是否足够大,足以抵御额外的负担。对于某些人来说,它们是唯一的选择,但....
发表于 2020-07-23 16:03 561次阅读
戴尔XPS 17(2020)使用评测

三星宣布其最新的Galaxy Book S现在可...

新的英特尔处理器(称为“ Lakefield”)旨在为超轻型设备供电;我们也希望它们能在Lenovo....
发表于 2020-07-23 15:58 336次阅读
三星宣布其最新的Galaxy Book S现在可...

英特尔正式推出了其首批Lakefield处理器

三星Galaxy Book S将采用Lake i处理器的Core i5版本-特别是Core i5L1....
发表于 2020-07-23 15:00 360次阅读
英特尔正式推出了其首批Lakefield处理器

微星宣布了其最新的Modern 14系列笔记本电...

 MSI Modern 14精心平衡了柔和的青石色和微妙的色调,而没有炫目的光泽。它看起来像别致的天....
发表于 2020-07-23 14:58 247次阅读
微星宣布了其最新的Modern 14系列笔记本电...

台式计算机的最新APU

与某些第九代Intel处理器相比,AMD展示的测试显示Cinebench r20 1T具有两位数的优....
发表于 2020-07-23 14:45 155次阅读
台式计算机的最新APU

基于TMS320C2000系列DSP实现电动汽车...

汽车市场的激烈竞争要求设计者必须缩短产品开发周期。在传统的汽车电子控制器的设计开发中,控制器的总体设....
发表于 2020-07-23 08:27 99次阅读
基于TMS320C2000系列DSP实现电动汽车...