电子发烧友网 > 可编程逻辑 > 正文

采用Spartan2系列FPGA器件实现全数字锁相环路的设计和仿真验证

2020年07月23日 16:23 次阅读

数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。传统的全数字锁相环路(DPLL)是由中、小规模TTL集成电路构成。这类DPLL工作频率低,可靠性较差。随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去,实现所谓片上系统SOC(System on a chip)。因此,可以把全数字锁相环路作为一个功能模块嵌入SOC,构成片内锁相环。下面介绍采用VHDL技术设计DPLL的一种方案。

1、 工作原理

全数字锁相环路的结构框图如图1所示

采用Spartan2系列FPGA器件实现全数字锁相环路的设计和仿真验证

其中数字鉴相器由异或门构成,数字环路滤波器由变模可逆计数器构成,数控振荡器由加/减脉冲控制器和除N计数器组成。可逆计数器和加/减脉冲控制器的时钟频率分别为Mf0和2Nf0。这里f0是环路的中心频率,一般情况下M和N为2的整数幂。时钟2Nf0经除H(=M/2N)计数器得到。限时的相应波形如图2所示。

当环路琐定时,u1和u2正交,鉴相器的输出信号ud为50%占空比的方波,此时定义相位误差为零。在这种情况下,可逆计数器“加”与“减”的周期相同,只要可逆计数器的k值足够大(k>M/4),其输出端就不会产生进位或借位脉冲。这时,加/减脉冲控制器只对其时钟2Nf0进行二分频,使u1和u2的相位保持正交。在环路未锁定的情况下,若ud=0时,它使可逆计数器向上加计数,并导致进位脉冲产生,进位脉冲作用到加/减脉冲控制器的“加”控制端i,该控制器便在二分频过程中加入半个时钟周期。反之,若ud=1,可逆计数器减计数,并将发出借位脉冲到加/减脉冲控制器的“减”输入端d,于是,该控制器便在二分频的过程中减去半个周期。这个过程是连续发生的。加/减脉冲控制器的输出经过除N计数器后,使得本地估算信号u2的相位受到调整控制,最终达到锁定状态。

2 、环路部件的设计

这里重点介绍数字环路滤波器的设计。数字环路滤波器是由变模可逆计数器构成。在ud的控制下,当j=0时,对时钟Mf0进行“加”计数;当j=1时,进行“减”计数。可逆计数器的计数容量(模数k)可以利用A、B、C、D四位进行预置,从而方便地改变模数。其预置模数的范围为,当D、C、B、A在0001~1111取值时,相应模数的变化范围是23~217。可见,可逆计数器的长度能够根据模数k值的大小来实现数字编程控制。取D、C、B、A为0001时,K=23,计数器长度只有三级,因而可以扩大捕捉带,缩短锁定时间。在D、C、B、A取1111时,K=217,计数器长度变为十七级,这时捕捉带缩小,缩定时间延长。变模可逆计数器的VHDL设计程序如下:

library ieee?

use ieee.std_logic_1164.all?

use ieee.std_logic_unsigned.all?

entity count_k is

port clk j en d c b a in std_logic

r1 r2 out std_logic ?

end?

architecture behave of count_k is

signal cq k mo std_logic_vector 16 downto 0 ?

signal cao1 cao2 std_logic?

signal instrucTIon std_logic_vector 3 downto 0 ?

begin

instrucTIon<=d & c & b & a?

with instrucTIon select mo <=″00000000000000111″ when ″0001″?

″00000000000001111″ when ″0010″?

″00000000000011111″ when ″0011″?

″00000000000111111″ when ″0100″?

″00000000001111111″ when ″0101″?

″00000000011111111″ when ″0110″?

″00000000111111111″ when ″0111″?

″00000001111111111″ when ″1000″?

″00000011111111111″ when ″1001″?

″00000111111111111″ when ″1010″?

″00001111111111111″ when ″1011″?

″00011111111111111″ when ″1100″?

″00111111111111111″ when ″1101″?

″01111111111111111″ when ″1110″?

″11111111111111111″ when ″1111″?

″00000000000000111″ when others

process clk en j k cq

begin

if clk'event and clk='1' then

k<=mo?

if en='1' then

if j='0' then

if cq<k then cq<=cq+1?

else cq<=?others=>'0' ?

end if

else

if cq>0 then cq<=cq-1?

else cq<=k?

end if?

end if

else cq<=?others=>'0' ?

end if

end if

end process?

process en j cq k

begin

if en='1' then

if j='0' then

if cq=k then cao1<='1'?

else cao1<='0'?

end if

cao2<='0'?

else

if cq=″00000000000000000″then cao2<='1'?

else cao2<='0'?

end if

cao1<='0'?

end if

else cao1<='0'? cao2<='0'?

end if?

end process?

r1<=cao1? r2<=cao2?

end behave?

根据对其他环路部件的功能分析,也可以设计出相应的VHDL程序。

3 设计实现

本设计中全数字锁相环路采用XILINX公司的FoundaTIon 3.1版本进行设计,并用Spartan2系列的FPGA予以实现。下面分别给出变模可逆计数器和加/减脉冲控制器的仿真波形如图3、图4所示。

从图3中可见,当j=0时,可逆计数器做加计数,若取模k=24,则当计数值cq=0000FH时,计数器产生进位脉冲(r1=1);当j=1后,在下一个时钟的上升沿到来时,可逆计数器开始做减计数,当cq=00000H时,产生借位脉冲(r2=1)。改变模k便可延长或缩短可逆计数器产生进位脉冲和借位脉冲的时间。同时,由图1可知,可逆计数的加/减计数信号j是由鉴相器的输出信号ud控制的,而其进位脉冲r1和借位脉冲r2又分别与加/减脉冲控制器的i和d相接,用于控制其输出脉冲的序列。由图4可知,在无进位和借位脉冲时,加/减脉冲控制器对2Nf0时钟进行二分频。一旦可逆计数器有进位脉冲或借位脉冲输出时,作用到加/减脉冲控制器i或d端,便使其输出脉冲序列发生了变化。当可逆计数器输出一个进位脉冲时,使i=1,则在i的下降沿到来之后,加/减脉冲控制器的输出端q插入一个脉冲,即在其输出序列中加入了半个周期;反之,当可逆计数器输出一个借位脉冲时,使d=1,则在d的下降沿到来之后,q端删除一个脉冲,即在加/减脉冲控制器的输出序列中删去了半个周期。由以上对图3、4仿真波形的分析可知,变模可逆计数器和加/减脉冲控制器的逻辑功能符合设计要求。把全数字锁相环路的各部件连接起来进行系统仿真,可得其仿真波形如图5和图6所示。

其中图5是取k=25时的系统仿真波形,由图中可见,u1和u2达到锁定状态时的仿真时间是175μs。图6是取k=28时的系统仿真波形,在这种情况下,u1和u2达到锁定状态时的仿真时间是1.04ms。显然,模k愈大,环路进入锁定状态的时间愈长。

值得指出的是,在环路锁定状态下,由于可逆计数器的连续计数,或在噪声的干扰下,会产生进位和借位脉冲。如果k值取得太小,则可逆计数器因频繁地循环计数而产生进位或借位脉冲,这就导致了在环路的输出端出现相位抖动。为了减少这种相位抖动,k值必须取大于M/4。

由以上分析可知,模k的取值要适当。k取得大,对抑制噪声、减少相位抖动有利,但同时又加大了环路进入锁定状态的时间。反之,k取得小,可以加速环路的锁定,而对噪声的抑制能力却随之降低。

采用VHDL设计全数字锁相环路,具有设计灵活、修改方便和易于实现的优点,并能够制成嵌入式片内锁相环。该类数字锁相环路中计数器的模数可以随意修改。这样,就能够根据不同情况最大限度地、灵活地设计环路。

责任编辑:gt

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

理解Verilog编码技巧掌握FPGA中状态机的写法掌握非重叠序列检测代器Verilog代码编写
发烧友学院发表于 2020-04-21 00:00 20589次阅读
写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

借助FPGA协同处理提升性能和降低应用设计成本

传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器....
发表于 2020-07-23 16:36 0次阅读
借助FPGA协同处理提升性能和降低应用设计成本

如何在固定模式下配置精细相移?

嗨, 7 Family的时钟手册提到: MMCM中固定或动态模式下的内插精细相移 如何在固定模式下配置精细相移? 我想...
发表于 2020-07-23 10:40 0次阅读
如何在固定模式下配置精细相移?

有没有人可以通过控制icape2给我一个vhdl示例来设计7系列FPGA(artix-7)的DPR?

有没有人可以通过控制icape2给我一个vhdl示例来设计7系列FPGA(artix-7)的DPR?...
发表于 2020-07-23 09:56 0次阅读
有没有人可以通过控制icape2给我一个vhdl示例来设计7系列FPGA(artix-7)的DPR?

基于FPGA芯片HMAC_SHA1_96计算术运...

图2算法的几点说明:① _ipad表示补位后的密钥与ipad 异或的结果,K_opad表示补位后的密....
发表于 2020-07-22 17:52 251次阅读
基于FPGA芯片HMAC_SHA1_96计算术运...

基于Xilinx Spartan系列FPGA和V...

空间飞器在太空环境中面临的主要问题之一就是辐射。太空中的各种高能粒子(包括高能质子、中子、α粒子、得....
发表于 2020-07-22 17:40 120次阅读
基于Xilinx Spartan系列FPGA和V...

在Altera CycIone II系列FPGA...

E2PROM存储器存储单元的损坏主要是由频繁的写操作造成的。若要解决问题,首先耍避免对同一单元进行频....
发表于 2020-07-22 17:32 26次阅读
在Altera CycIone II系列FPGA...

基于数控振荡器在FPGA中实现伪码跟踪算法的改进...

在图1所示跟踪环路结构中,为了使码跟踪环同时具有大跟踪范围和高跟踪精度,可以采用多个具有不同相关间距....
发表于 2020-07-22 16:55 41次阅读
基于数控振荡器在FPGA中实现伪码跟踪算法的改进...

基于FPGA器件实现FIR数字滤波器的硬件系统设...

随着数字信号处理理论及应用技术的迅速发展,在一个数字系统中只用一个采样频率已 经很难满足要求。在实际....
发表于 2020-07-22 16:47 45次阅读
基于FPGA器件实现FIR数字滤波器的硬件系统设...

在FPGA的开发过程中如何实现在应用编程应用功能

在FPGA中实现在应用编程(In Application Pro—gramming,IAP)有两种方....
发表于 2020-07-22 16:41 40次阅读
在FPGA的开发过程中如何实现在应用编程应用功能

基于Actel Fusion系列FPGA器件实现...

近年来,随着人们对生活品质的追求,每个家庭都越来越需要一个集控中心把家庭中的各种家电连接起来,并实现....
发表于 2020-07-22 16:36 53次阅读
基于Actel Fusion系列FPGA器件实现...

基于0.13微米CMOS工艺实现FPGA芯片存储...

存储单元采用图2(a)所示的8管双端口结构,每个端口对应一条的字线和一对位线。当字线电位拉高时,对应....
发表于 2020-07-22 16:30 34次阅读
基于0.13微米CMOS工艺实现FPGA芯片存储...

在FPGA设计中利用喇叭状针鳍散热器来提升散热效...

要实现显著的降温效果,那么散热片必须有足够的表面面积,否则,如果表面积过小,散热片就不能散发掉足够的....
发表于 2020-07-22 16:17 42次阅读
在FPGA设计中利用喇叭状针鳍散热器来提升散热效...

一个FPGA中有两个XAUI内核可以互相连接吗?

你好, 在Pg053-xaui中有图像(图4-2),它显示了XAUI的典型背板应用:现在我对上面的图像有疑问。我在Kintex-...
发表于 2020-07-22 14:00 0次阅读
一个FPGA中有两个XAUI内核可以互相连接吗?

在XC7K325T FPGA中如何充分利用GTX资源?

嗨, 我需要在XC7K325T FPGA中充分利用GTX资源。 结果,我必须以这种方式使用一个四边形, 它的两个频道...
发表于 2020-07-22 13:25 0次阅读
在XC7K325T FPGA中如何充分利用GTX资源?

无法使用7系列FPGA收发器向导生成示例测试平台怎么解决?

嗨, 我在使用Vivado 2013.4的7系列收发器向导生成示例测试平台时遇到了麻烦。 有一次,我能够生成示例tb,但现在每...
发表于 2020-07-22 10:36 0次阅读
无法使用7系列FPGA收发器向导生成示例测试平台怎么解决?

利用FPGA设计技术降低功耗,如何实现设计解决方...

在90nm工艺时,电流泄漏问题对ASIC和FPGA都变得相当严重。在65nm工艺下,这一问题更具挑战....
发表于 2020-07-21 17:56 104次阅读
利用FPGA设计技术降低功耗,如何实现设计解决方...

基于FPGA芯片XC3S2000实现卫星信道模拟...

1.信道的选取:电波经过反射、折射、散射等多条路径传播到达接收机后, 总信号的强度服从瑞利分布。同时....
发表于 2020-07-21 17:51 47次阅读
基于FPGA芯片XC3S2000实现卫星信道模拟...

基于FPGA的逻辑功能实现高速大容量存储系统的设...

在测量技术中,高速数字摄像机所拍摄到的大量数字图像需要高速、大容量的图像存储设备来实时快速地存储。用....
发表于 2020-07-21 17:45 49次阅读
基于FPGA的逻辑功能实现高速大容量存储系统的设...

使用一个基于FPGA平台实现不同工业以太网协议的...

对于速度和实时性能要求非常高的协议,在硬件中以专用协议MAC的形式实现实时功能。而协议的其他功能由运....
发表于 2020-07-21 17:39 114次阅读
使用一个基于FPGA平台实现不同工业以太网协议的...

基于FPGA实现四相绝对移相键控技术调制电路的设...

四相绝对移相键控(QPSK)技术以其抗干扰性能强、误码性能好、频谱利用率高等优点,广泛应用于数字通信....
发表于 2020-07-21 17:34 130次阅读
基于FPGA实现四相绝对移相键控技术调制电路的设...

基于FPGA器件和Libem开发环境实现Spae...

SpacewiTe是欧空局2003年提出的一种高速的、点对点、全双工的串行总线网络,面向空间应用。它....
发表于 2020-07-21 17:30 33次阅读
基于FPGA器件和Libem开发环境实现Spae...

基于FPGA实现UTOPIA LEVEL2接口时...

目前,在国内外的应用系统中,ATM功能和UTOPIA接口都由一些技术成熟的专用通信处理芯片来完成,如....
发表于 2020-07-21 17:24 75次阅读
基于FPGA实现UTOPIA LEVEL2接口时...

基于FPGA解决方案的SOPC技术实现二维条码识...

SOPC技术是一种基于FPGA解决方案的SOC,由美国Altera公司于2000年提出。基于SOPC....
发表于 2020-07-21 17:14 37次阅读
基于FPGA解决方案的SOPC技术实现二维条码识...

基于XC3S400PQ208 FPGA芯片实现异...

随着数字电子系统设计规模的扩大,一些实际应用系统中往往含有多个时钟,数据不可避免地要在不同的时钟域之....
发表于 2020-07-21 17:09 54次阅读
基于XC3S400PQ208 FPGA芯片实现异...

FPGA技术的优点和缺点,如何进行设计验证

设计的复杂度并不是唯一的限制因素。Altera公司技术营销高级经理Phil Simpson指出,如果....
发表于 2020-07-21 17:02 58次阅读
FPGA技术的优点和缺点,如何进行设计验证

为什么嵌入式工程师要用FPGA?

在一个领域中,如果唯一不变的是变化,那么不需要对电子技术和设计方法的发展变化做多少回顾,就能见证到变化是如何使...
发表于 2020-07-21 15:09 124次阅读
为什么嵌入式工程师要用FPGA?

教你学好FPGA,轻松快速实现工程梦

1.入门首先要掌握HDL(HDL=verilog+VHDL) 第一句话是:还没学数电的先学数电。然后你可以选择verilog或...
发表于 2020-07-21 14:45 202次阅读
教你学好FPGA,轻松快速实现工程梦

VHDL概述及在描述数字电路时的结构

本文介绍了一种硬件描述语言VHDL,以及它在描述数字电路时的结构。我们还将介绍一些介绍性的示例电路描....
发表于 2020-07-21 11:30 37次阅读
VHDL概述及在描述数字电路时的结构

如何使用fpga来控制ov5642相机?

嗨,我正在使用fpga来控制ov5642相机。 我已经设法通过i2c协议访问寄存器并设置它们的一些值:寄存器值0x3017 0x7f0x...
发表于 2020-07-21 06:52 0次阅读
如何使用fpga来控制ov5642相机?

Core I2C的原理及采用FPGA技术实现I2...

I2C(Inter Integrated Circuit)双向二线制串行总线,是由飞利浦公司制定的。....
发表于 2020-07-20 18:08 67次阅读
Core I2C的原理及采用FPGA技术实现I2...

使用FPGA芯片系统可大幅降低使用网络搜索的碳排...

英国格拉斯哥大学称,该校科学家通过使用现场可编程逻辑门阵列(FPGA)芯片系统,能够以高出目前标准处....
发表于 2020-07-20 18:04 130次阅读
使用FPGA芯片系统可大幅降低使用网络搜索的碳排...

CorePWM的原理及采用FPGA技术实现PWM...

脉冲宽度调制(PWM) 是英文“Pluse Width Modulation”的缩写,简称脉宽调制。....
发表于 2020-07-20 17:59 92次阅读
CorePWM的原理及采用FPGA技术实现PWM...

可实现满足电源预算要求的FPGA设计

随着便携和以电池供电的应用快速增加,低功耗设计已成为延长电池寿命所不可或缺的任务。此外,在决定产品尺....
发表于 2020-07-20 17:53 172次阅读
可实现满足电源预算要求的FPGA设计

FPGA设计的安全性和技术保护的应用设计

与开发成本很高的ASIC相比,FPGA可重复编程的性能正受到系统设计者的青睐。此外, FPGA的性能....
发表于 2020-07-20 17:35 80次阅读
FPGA设计的安全性和技术保护的应用设计

基于FPGA器件实现数字下变频器电路的设计

数字化中频(DIF)频谱分析仪在高中频实现数字化处理,具有分析带宽大、RBW小、测量时长短,可对复杂....
发表于 2020-07-20 17:26 60次阅读
基于FPGA器件实现数字下变频器电路的设计

采用低功耗可重编程解决方案的FPGA器件

当然,并非所有的可编程逻辑技术都能很好地满足低功耗要求。事实上,当今市场某些所谓的“低功耗”器件的电....
发表于 2020-07-20 17:20 79次阅读
采用低功耗可重编程解决方案的FPGA器件

基于FPGA按键模式的分类和如何实现应用设计

在FPGA系统设计中,按键是最常见的人机交互接口部件。在没有微控制器参与的情况下,FPGA系统中按键....
发表于 2020-07-20 17:13 62次阅读
基于FPGA按键模式的分类和如何实现应用设计

易灵思推Trion Titanium FPGA,...

Trion Titanium FPGA 是基于16纳米工艺节点,并采用易灵思的 “Quantum™ ....
发表于 2020-07-20 17:01 128次阅读
易灵思推Trion Titanium FPGA,...

W3000一种高性能超高频射频锁相环合成器

  特征  +2.2 GHz运行  +双频段优化  +低供电电流(5.1毫安)  +表面安装14针TSSOP组件  +双频操作...
发表于 2020-07-20 16:21 0次阅读
W3000一种高性能超高频射频锁相环合成器

基于FPGA芯片实现水轮机组转速测量系统的设计

随着工业生产与科学技术的发展,大型水轮机组的自动化水平也在不断提高。而这些设备一旦发生故障,将会给人....
发表于 2020-07-20 15:19 77次阅读
基于FPGA芯片实现水轮机组转速测量系统的设计

运放电路之电压追随电路分析

如果我们连接运放的输出到它的反相输入端,然后在同相输入端施加一个电压信号,我们会发现运放的输出电压会....
发表于 2020-07-20 14:57 168次阅读
运放电路之电压追随电路分析

详细介绍关于FPGA开发板内部ram是如何操作的

从芯片器件的角度讲,FPGA本身构成了半定制电路中的典型集成电路,其中含有数字管理模块、内嵌式单元、....
发表于 2020-07-20 14:26 374次阅读
详细介绍关于FPGA开发板内部ram是如何操作的

高速数模转换器AD9712B/13B的结构功能和...

在为线性调频的雷达视频目标产生模拟信号的过程中,为了得到高质量的视频模拟信号,其前端通常采用数字信号....
发表于 2020-07-20 11:03 68次阅读
高速数模转换器AD9712B/13B的结构功能和...

哪里可以找到未编程V7的用户I / O引脚的电气描述?

你好, 在哪里可以找到未编程V7的用户I / O引脚的电气描述(交流阻抗,直流电流)? (我想这个问题也可以扩展到...
发表于 2020-07-20 10:28 0次阅读
哪里可以找到未编程V7的用户I / O引脚的电气描述?

Verilog HDL语言在FPGA/CPLD中...

通常设计数字电路大都采用自顶向下将系统按功能逐层分割的层次化设计方法,这比传统自下向上的EDA设计方....
发表于 2020-07-20 09:00 128次阅读
Verilog HDL语言在FPGA/CPLD中...

Altera Cyclone V FPGA器件可...

在针对大批量应用开发系统时,要考虑的一个重要因素是成本。有多个方面会影响总体拥有成本,而不仅仅是每个....
发表于 2020-07-17 18:08 131次阅读
Altera Cyclone V FPGA器件可...

DSP和FPGA的特点比较及如何进行方案选择,示...

数字信号处理技术和大规模集成电路技术的迅猛发展,为我们设计数字电路提供了新思路和新方法。当前数字系统....
发表于 2020-07-17 17:56 434次阅读
DSP和FPGA的特点比较及如何进行方案选择,示...

针对不同的应用和设计需求,FPGA器件的发展策略...

综上所述,随着系统设备功能要求的不断增加,系统级芯片的设计愈趋复杂,并且在设计周期、灵活度和NRE成....
发表于 2020-07-17 17:33 350次阅读
针对不同的应用和设计需求,FPGA器件的发展策略...

基于定点DSP系列ADSP2181芯片实现通用多...

随着大规模集成电路水平的发展,以数字信号处理器(Digital Signal Process,DSP....
发表于 2020-07-17 17:18 230次阅读
基于定点DSP系列ADSP2181芯片实现通用多...

如何选择和设计国产fpga芯片,将会面临哪些挑战

如果您对使用国产fpga芯片的电路板设计经验有限或没有经验,那么在新项目中使用国产fpga芯片的前景....
发表于 2020-07-17 17:14 220次阅读
如何选择和设计国产fpga芯片,将会面临哪些挑战

基于FPGA技术实现图像增强数据的仿真实验分析

Xilinx的Vivado中集成的图像增强(Image Enhancement)IP可以有效降低图像....
发表于 2020-07-17 17:06 71次阅读
基于FPGA技术实现图像增强数据的仿真实验分析

FPGA内部基于软核处理器系统的应用范围

通常认为,SOPC是FPGA设计中的鸡肋,“弃之可惜,食之无味”。诚然,SOPC一直不是FPGA的主....
发表于 2020-07-17 16:52 70次阅读
FPGA内部基于软核处理器系统的应用范围

ARM和FPGA有什么区别

ARM是应用,FPGA是芯片设计,前者是软件,后面是硬件,ARM就像单片机,但是它本身的资源是生产厂....
发表于 2020-07-17 11:23 143次阅读
ARM和FPGA有什么区别

基于VHDL的组合逻辑电路的设计、仿真

完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤。最后在实验系统上进行硬件....
发表于 2020-07-17 11:21 66次阅读
基于VHDL的组合逻辑电路的设计、仿真

5G互联时代,FPGA无处不在

易灵思销售总监张永慧先生出席授牌仪式,并表示:易灵思产品和新晔电子的市场覆盖相结合,必将为双方在中国....
发表于 2020-07-17 10:17 332次阅读
5G互联时代,FPGA无处不在

VerilogHDL可综合设计需要注意什么

组合逻辑可以得到两种常用的RTL 级描述方式。第一种是always 模块的触发事件为电平敏感信号列表....
发表于 2020-07-17 09:11 62次阅读
VerilogHDL可综合设计需要注意什么

在Verilog HDL设计中为什么一定要用同步...

同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负....
发表于 2020-07-17 09:01 55次阅读
在Verilog HDL设计中为什么一定要用同步...

如何使用OpenCL轻松实现FPGA应用编程

实现这一编程思想的转变,是因为 FPGA 借助 OpenCL 实现了编程,程序员只需要通过 C/C+....
发表于 2020-07-16 17:58 110次阅读
如何使用OpenCL轻松实现FPGA应用编程

了解FPGA的芯片内部资源:IO是什么

虽然很多 FPGA 工程师都是写代码,但是作为硬件编程工程师,如果不熟悉 FPGA 的底层资源和架构....
发表于 2020-07-16 17:53 193次阅读
了解FPGA的芯片内部资源:IO是什么

FPGA和ASIC、DSP及ARM有什么不一样,...

ASIC 是 Application Specific Integrated Circuit 的英文....
发表于 2020-07-16 17:47 251次阅读
FPGA和ASIC、DSP及ARM有什么不一样,...

基于FPGA器件实现异步FIFO读写系统的设计

异步 FIFO 读写分别采用相互异步的不同时钟。在现代集成电路芯片中,随着设计规模的不断扩大,一个系....
发表于 2020-07-16 17:41 99次阅读
基于FPGA器件实现异步FIFO读写系统的设计

FPGA和SoC在设计中面临小尺寸和低成本挑战,...

工业电子产品的发展趋势是更小的电路板尺寸、更时尚的外形和更具成本效益。由于这些趋势,电子系统设计人员....
发表于 2020-07-16 17:32 121次阅读
FPGA和SoC在设计中面临小尺寸和低成本挑战,...

FPGA大幅提升硬件加速的单位功耗性能,FPGA...

随着网络技术发展,移动网络速度不断提升,为移动互联网业务带来了良好的发展条件,但同时带来的爆炸式数据....
发表于 2020-07-16 17:24 137次阅读
FPGA大幅提升硬件加速的单位功耗性能,FPGA...

通过FPGA和RISC-V开放指令集优化军事和航...

RISC-V开放指令集可以帮助航空航天和国防设计人员通过优化指令集,为每个特定的应用程序提供最有效的....
发表于 2020-07-16 17:13 101次阅读
通过FPGA和RISC-V开放指令集优化军事和航...

在Speedster7t FPGA中增加NoC能...

关于诸如FPGA之类的可编程解决方案的传统想法是,您必须愿意在灵活性方面做出很多权衡。在许多情况下确....
发表于 2020-07-16 17:12 347次阅读
在Speedster7t FPGA中增加NoC能...