电子发烧友网 > 可编程逻辑 > 正文

基于FPGA器件实现异步FIFO读写系统的设计

2020年07月16日 17:41 次阅读

FIFO 简介

FIFO 是英文 First In First Out 的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加 1 完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

用途 1:

异步 FIFO 读写分别采用相互异步的不同时钟。在现代集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟,多时钟域带来的一个问题就是,如何设计异步时钟之间的接口电路。异步 FIFO 是这个问题的一种简便、快捷的解决方案,使用异步 FIFO 可以在两个不同时钟系统之间快速而方便地传输实时数据。

用途 2:

对于不同宽度的数据接口也可以用 FIFO,例如单片机位 8 位数据输出,而 DSP 可能是 16 位数据输入,在单片机与 DSP 连接时就可以使用 FIFO 来达到数据匹配的目的。

分类

同步 FIFO 是指读时钟和写时钟为同一个时钟,在时钟沿来临时同时发生读写操作;

异步 FIFO 是指读写时钟不一致,读写时钟是互相独立的。

FIFO 的常见参数

FIFO 的宽度:即 FIFO 一次读写操作的数据位;

FIFO 的深度:指的是 FIFO 可以存储多少个 N 位的数据(如果宽度为 N)。

满标志:FIFO 已满或将要满时由 FIFO 的状态电路送出的一个信号,以阻止 FIFO 的写操作继续向 FIFO 中写数据而造成溢出(overflow)。

空标志:FIFO 已空或将要空时由 FIFO 的状态电路送出的一个信号,以阻止 FIFO 的读操作继续从 FIFO 中读出数据而造成无效数据的读出(underflow)。

读时钟:读操作所遵循的时钟,在每个时钟沿来临时读数据。

写时钟:写操作所遵循的时钟,在每个时钟沿来临时写数据。

1. 读写指针的工作原理

读指针:总是指向下一个将要被写入的单元,复位时,指向第 1 个单元(编号为 0)。

写指针:总是指向当前要被读出的数据,复位时,指向第 1 个单元(编号为 0)

2.FIFO 的“空”/“满”检测

FIFO 设计的关键:产生可靠的 FIFO 读写指针和生成 FIFO“空”/“满”状态标志。

当读写指针相等时,表明 FIFO 为空,这种情况发生在复位操作时,或者当读指针读出 FIFO 中最后一个字后,追赶上了写指针时,如下图所示:

当读写指针再次相等时,表明 FIFO 为满,这种情况发生在,当写指针转了一圈,折回来(wrapped around)又追上了读指针,如下图:

为了区分到底是满状态还是空状态,可以采用以下方法:

方法 1:在指针中添加一个额外的位(extra bit),当写指针增加并越过最后一个 FIFO 地址时,就将写指针这个未用的 MSB 加 1,其它位回零。对读指针也进行同样的操作。此时,对于深度为 2n 的 FIFO,需要的读 / 写指针位宽为(n+1)位,如对于深度为 8 的 FIFO,需要采用 4bit 的计数器,0000~1000、1001~1111,MSB 作为折回标志位,而低 3 位作为地址指针。

如果两个指针的 MSB 不同,说明写指针比读指针多折回了一次;如 r_addr=0000,而 w_addr = 1000,为满。

如果两个指针的 MSB 相同,则说明两个指针折回的次数相等。其余位相等,说明 FIFO 为空;

3. 二进制 FIFO 指针的考虑

将一个二进制的计数值从一个时钟域同步到另一个时钟域的时候很容易出现问题,因为采用二进制计数器时所有位都可能同时变化,在同一个时钟沿同步多个信号的变化会产生亚稳态问题。而使用格雷码只有一位变化,因此在两个时钟域间同步多个位不会产生问题。所以需要一个二进制到 gray 码的转换电路,将地址值转换为相应的 gray 码,然后将该 gray 码同步到另一个时钟域进行对比,作为空满状态的检测。

4. 使用 gray 码进行对比,如何判断“空”与“满”

使用 gray 码解决了一个问题,但同时也带来另一个问题,即在格雷码域如何判断空与满。

对于“空”的判断依然依据二者完全相等(包括 MSB);

而对于“满”的判断,如下图,由于 gray 码除了 MSB 外,具有镜像对称的特点,当读指针指向 7,写指针指向 8 时,除了 MSB,其余位皆相同,不能说它为满。因此不能单纯的只检测最高位了,在 gray 码上判断为满必须同时满足以下 3 条:

wptr 和同步过来的 rptr 的 MSB 不相等,因为 wptr 必须比 rptr 多折回一次。

wptr 与 rptr 的次高位不相等,如上图位置 7 和位置 15,转化为二进制对应的是 0111 和 1111,MSB 不同说明多折回一次,111 相同代表同一位置。

剩下的其余位完全相等。

5. 总体实现

系统的总体框图如下:

1)顶层模块

module AsyncFIFO

#(parameter ASIZE = 4, // 地址位宽

parameter DSIZE = 8) // 数据位宽 ( input [DSIZE-1:0] wdata, input winc, wclk, wrst_n, // 写请求信号,写时钟,写复位

input rinc, rclk, rrst_n, // 读请求信号,读时钟,读复位

output [DSIZE-1:0] rdata, output wfull, output rempty

);wire [ASIZE-1:0] waddr, raddr;wire [ASIZE:0] wptr, rptr, wq2_rptr, rq2_wptr; /************************************************************

* In order to perform FIFO full and FIFO empty tests using

* this FIFO style, the read and write pointers must be

* passed to the opposite clock domain for pointer comparison

*************************************************************//*在检测“满”或“空”状态之前,需要将指针同步到其它时钟域时,使用格雷码,可以降低同步过程中亚稳态出现的概率*/sync_r2w I1_sync_r2w(

.wq2_rptr(wq2_rptr),

.rptr(rptr),

.wclk(wclk),

.wrst_n(wrst_n));

sync_w2r I2_sync_w2r (

.rq2_wptr(rq2_wptr),

.wptr(wptr),

.rclk(rclk),

.rrst_n(rrst_n));/** DualRAM

*/DualRAM #(DSIZE, ASIZE) I3_DualRAM(

.rdata(rdata),

.wdata(wdata),

.waddr(waddr),

.raddr(raddr),

.wclken(winc),

.wclk(wclk)); /** 空、满比较逻辑*/rptr_empty #(ASIZE) I4_rptr_empty(

.rempty(rempty),

.raddr(raddr),

.rptr(rptr),

.rq2_wptr(rq2_wptr),

.rinc(rinc),

.rclk(rclk),

.rrst_n(rrst_n));

wptr_full #(ASIZE) I5_wptr_full(

.wfull(wfull),

.waddr(waddr),

.wptr(wptr),

.wq2_rptr(wq2_rptr),

.winc(winc),

.wclk(wclk),

.wrst_n(wrst_n));endmodule

2)DualRAM 模块

module DualRAM

#( parameter DATA_SIZE = 8, // 数据位宽

parameter ADDR_SIZE = 4 // 地址位宽)

( input wclken,wclk, input [ADDR_SIZE-1:0] raddr, //RAM read address

input [ADDR_SIZE-1:0] waddr, //RAM write address

input [DATA_SIZE-1:0] wdata, //data input

output [DATA_SIZE-1:0] rdata //data output); localparam RAM_DEPTH = 1 《《 ADDR_SIZE; //RAM 深度 = 2^ADDR_WIDTH

reg [DATA_SIZE-1:0] Mem[RAM_DEPTH-1:0]; always@(posedge wclk)begin

if(wclken)

Mem[waddr] 《= wdata;endassign rdata = Mem[raddr];endmodule

3)同步模块

module sync_r2w

#(parameter ADDRSIZE = 4)

( output reg [ADDRSIZE:0] wq2_rptr, input [ADDRSIZE:0] rptr, input wclk, wrst_n

);reg [ADDRSIZE:0] wq1_rptr;always @(posedge wclk or negedge wrst_n) if (!wrst_n)

{wq2_rptr,wq1_rptr} 《= 0; else

{wq2_rptr,wq1_rptr} 《= {wq1_rptr,rptr};endmodule

4)同步模块 2

module sync_w2r

#(parameter ADDRSIZE = 4)

( output reg [ADDRSIZE:0] rq2_wptr, input [ADDRSIZE:0] wptr, input rclk, rrst_n

); reg [ADDRSIZE:0] rq1_wptr;always @(posedge rclk or negedge rrst_n) if (!rrst_n)

{rq2_wptr,rq1_wptr} 《= 0; else

{rq2_wptr,rq1_wptr} 《= {rq1_wptr,wptr};endmodule

5)空判断逻辑

module rptr_empty

#(parameter ADDRSIZE = 4)

( output reg rempty, output [ADDRSIZE-1:0] raddr, output reg [ADDRSIZE :0] rptr, input [ADDRSIZE :0] rq2_wptr, input rinc, rclk, rrst_n);

reg [ADDRSIZE:0] rbin;wire [ADDRSIZE:0] rgraynext, rbinnext;wire rempty_val;//-------------------// GRAYSTYLE2 pointer: gray 码读地址指针 //-------------------always @(posedge rclk or negedge rrst_n) if (!rrst_n)

begin

rbin 《= 0;

rptr 《= 0; end

else

begin

rbin 《= rbinnext ;

rptr 《= rgraynext; end// gray 码计数逻辑 assign rbinnext = !rempty ? (rbin + rinc) : rbin;assign rgraynext = (rbinnext》》1) ^ rbinnext; // 二进制到 gray 码的转换

assign raddr = rbin[ADDRSIZE-1:0];//---------------------------------------------------------------// FIFO empty when the next rptr == synchronized wptr or on reset//---------------------------------------------------------------/** 读指针是一个 n 位的 gray 码计数器,比 FIFO 寻址所需的位宽大一位

* 当读指针和同步过来的写指针完全相等时(包括 MSB),说明二者折回次数一致,FIFO 为空

*

*/assign rempty_val = (rgraynext == rq2_wptr); always @(posedge rclk or negedge rrst_n)if (!rrst_n)

rempty 《= 1‘b1;else

rempty 《= rempty_val;endmodule

6)满判断逻辑

module wptr_full

#( parameter ADDRSIZE = 4)

( output reg wfull, output [ADDRSIZE-1:0] waddr, output reg [ADDRSIZE :0] wptr, input [ADDRSIZE :0] wq2_rptr, input winc, wclk, wrst_n);

reg [ADDRSIZE:0] wbin;wire [ADDRSIZE:0] wgraynext, wbinnext;wire wfull_val;// GRAYSTYLE2 pointeralways @(posedge wclk or negedge wrst_n) if (!wrst_n)

begin

wbin 《= 0;

wptr 《= 0; end

else

begin

wbin 《= wbinnext;

wptr 《= wgraynext; end//gray 码计数逻辑 assign wbinnext = !wfull ? wbin + winc : wbin;assign wgraynext = (wbinnext》》1) ^ wbinnext; assign waddr = wbin[ADDRSIZE-1:0]; /*由于满标志在写时钟域产生,因此比较安全的做法是将读指针同步到写时钟域*//**///------------------------------------------------------------------// Simplified version of the three necessary full-tests:// assign wfull_val=((wgnext[ADDRSIZE] !=wq2_rptr[ADDRSIZE] ) &&// (wgnext[ADDRSIZE-1] !=wq2_rptr[ADDRSIZE-1]) &&// (wgnext[ADDRSIZE-2:0]==wq2_rptr[ADDRSIZE-2:0]));//------------------------------------------------------------------assign wfull_val = (wgraynext=={~wq2_rptr[ADDRSIZE:ADDRSIZE-1],

wq2_rptr[ADDRSIZE-2:0]});always @(posedge wclk or negedge wrst_n)if (!wrst_n)

wfull 《= 1’b0;else

wfull 《= wfull_val;endmodule

P.S :在 quartus 中有异步 FIFO IP 核,为安全起见推荐使用 IP 核定制 FIFO,本文的目的只是作为思路参考。

责任编辑:gt

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

理解Verilog编码技巧掌握FPGA中状态机的写法掌握非重叠序列检测代器Verilog代码编写
发烧友学院发表于 2020-04-21 00:00 20311次阅读
写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

FPGA和ASIC、DSP及ARM有什么不一样,...

ASIC 是 Application Specific Integrated Circuit 的英文....
发表于 2020-07-16 17:47 0次阅读
FPGA和ASIC、DSP及ARM有什么不一样,...

FPGA和SoC在设计中面临小尺寸和低成本挑战,...

工业电子产品的发展趋势是更小的电路板尺寸、更时尚的外形和更具成本效益。由于这些趋势,电子系统设计人员....
发表于 2020-07-16 17:32 4次阅读
FPGA和SoC在设计中面临小尺寸和低成本挑战,...

FPGA大幅提升硬件加速的单位功耗性能,FPGA...

随着网络技术发展,移动网络速度不断提升,为移动互联网业务带来了良好的发展条件,但同时带来的爆炸式数据....
发表于 2020-07-16 17:24 3次阅读
FPGA大幅提升硬件加速的单位功耗性能,FPGA...

通过FPGA和RISC-V开放指令集优化军事和航...

RISC-V开放指令集可以帮助航空航天和国防设计人员通过优化指令集,为每个特定的应用程序提供最有效的....
发表于 2020-07-16 17:13 3次阅读
通过FPGA和RISC-V开放指令集优化军事和航...

在Speedster7t FPGA中增加NoC能...

关于诸如FPGA之类的可编程解决方案的传统想法是,您必须愿意在灵活性方面做出很多权衡。在许多情况下确....
发表于 2020-07-16 17:12 6次阅读
在Speedster7t FPGA中增加NoC能...

基于PCI Express总线的CamLink接...

图像采集和处理技术在机器视觉和图像分析等诸多领域应用十分广泛。随着高速的 PCI Express(P....
发表于 2020-07-16 17:02 5次阅读
基于PCI Express总线的CamLink接...

【每周FPGA案例】定时转换的LED交通灯2

状态机实现的LED交通灯2 --作者:肖肖肖 本文为明德扬原创及录用文章,转载请注明出处!1.1 总体设计1.1.1 概述发...
发表于 2020-07-16 16:41 0次阅读
【每周FPGA案例】定时转换的LED交通灯2

【每周FPGA案例】至简设计系列_按键控制数字时钟

至简设计系列_按键控制数字时钟 --作者:小黑同学 本文为明德扬原创及录用文章,转载请注明出处!1.1 总体设计1.1...
发表于 2020-07-16 16:18 0次阅读
【每周FPGA案例】至简设计系列_按键控制数字时钟

集成电路芯片的EMI来源

实际工作中,设计工程师通常认为自己能够接触到的EMC问题就是PCB板级设计。然而在考虑EMI控制时,....
发表于 2020-07-16 15:13 27次阅读
集成电路芯片的EMI来源

FPGA和CPLD的主要区别是什么

  FPGA(Field Programmable Gates Array 现场可编程门阵列,内部结构为门阵列构成静态存储器(SRAM)。...
发表于 2020-07-16 10:46 0次阅读
FPGA和CPLD的主要区别是什么

SWA512大规模集成电路测试仪的应用优势和功能...

9)专业操作管理平台:可根据需求编辑测试流程程序,完成自定义化测试,软件管理平台兼容其他厂商设备。测....
发表于 2020-07-16 10:14 11次阅读
SWA512大规模集成电路测试仪的应用优势和功能...

AT256 A4 pro4全品种集成电路筛选测试...

6)测试安全可靠,全面解决器件工艺、电路板工艺问题,快速解决集成电路及电路板故障点定位问题;
发表于 2020-07-16 10:06 13次阅读
AT256 A4 pro4全品种集成电路筛选测试...

AT256全品种集成电路测试仪的功能特点及用途介...

用户可根据自己的需要,用性能完好的器件创建ic的测试数据库,以备日后测试使用。创建一个测试库仅需要数....
发表于 2020-07-16 10:01 51次阅读
AT256全品种集成电路测试仪的功能特点及用途介...

ABI-BM8400电路板故障检测仪的功能特点与...

V-I曲线测试具有单通道探笔测试功能,方便分立器件的V-I曲线测试LSI大规模集成电路在线功能及状态....
发表于 2020-07-16 09:47 16次阅读
ABI-BM8400电路板故障检测仪的功能特点与...

BM8500电路板故障检测仪的特点及适用场景介绍

英国ABI公司的BM8500是一个独特的多功能且易于使用的独立测试系统。 它提供了全面性电路板检测功....
发表于 2020-07-16 09:40 43次阅读
BM8500电路板故障检测仪的特点及适用场景介绍

基于FPGA和高速ADC实现多通道通用信号处理平...

新型多通道通用信号处理平台主要包括高速AD芯片、Xilinx最新UltraScale系列FPGA和T....
发表于 2020-07-16 09:25 35次阅读
基于FPGA和高速ADC实现多通道通用信号处理平...

K7 FPGA来设计电路板,连接引脚时应注意什么?

嗨XILINX工程师 我正在使用您的K7 FPGA来设计电路板。 在我的项目中,我将使用DDR3来消耗内存。 我将...
发表于 2020-07-16 09:06 0次阅读
K7 FPGA来设计电路板,连接引脚时应注意什么?

FPGA芯片与DSP芯片的比较,DSP芯片在民用...

DSP 即数字信号处理技术, DSP 芯片即指能够实现数字信号处理技术的芯片。 DSP芯片是一种快速....
发表于 2020-07-15 22:19 204次阅读
FPGA芯片与DSP芯片的比较,DSP芯片在民用...

基于FPGA器件实现CNN加速系统的硬件设计

随着近些年深度学习的迅速发展和广泛的应用,卷积神经网络(CNN)已经成为检测和识别领域最好的方法,它....
发表于 2020-07-15 21:00 125次阅读
基于FPGA器件实现CNN加速系统的硬件设计

基于XC6SLX16-2CSG-324型FPGA...

记(n0,k0,m)为卷积码编码器,该编码器共有2k0×m个状态,Viterbi译码器必须具备同样的....
发表于 2020-07-15 20:53 40次阅读
基于XC6SLX16-2CSG-324型FPGA...

基于FPGA器件实现乘法器因子求取模块的RS编码...

里得-所罗门码(Reed-Solomon,RS)是由REED I S和SOLOMON G在1960年....
发表于 2020-07-15 20:46 16次阅读
基于FPGA器件实现乘法器因子求取模块的RS编码...

基于现场可编程门阵列器件实现ADS-B解交织系统...

广播式自动相关监视(Automatic Dependent Surveillance-Broadca....
发表于 2020-07-15 20:38 73次阅读
基于现场可编程门阵列器件实现ADS-B解交织系统...

基于FPGA芯片EP3C40Q240C8实现多普...

作为一种新兴的核技术, 正电子湮没谱学用于缺陷研究,取得了不少成果。正电子湮没谱学研究空位型缺陷是基....
发表于 2020-07-15 20:33 52次阅读
基于FPGA芯片EP3C40Q240C8实现多普...

Latticetui推出Certus-NX低功耗...

Lattice Nexus是业界首个基于28 nm FD-SOI工艺的低功耗FPGA技术平台,得益于....
发表于 2020-07-15 19:28 69次阅读
Latticetui推出Certus-NX低功耗...

ise软件,在设置激励源时,点击new Source 并没有生成子文件而是生成同级的文件,如图

add文件为一个加法器,点击add右键new source, 想设置adt激励,却生成平级文件,该怎么处理,直接对adt仿真报错:ER...
发表于 2020-07-15 19:14 77次阅读
ise软件,在设置激励源时,点击new Source 并没有生成子文件而是生成同级的文件,如图

TLV320AC56/57集成电路的引脚功能和应...

TLV320C56/57是美国TI公司生产的音频处理集成电路(VBAP),它内含发送和接收编译码电路....
发表于 2020-07-15 17:07 40次阅读
TLV320AC56/57集成电路的引脚功能和应...

微控制器集成电路的9种外接振荡元件引脚电路

微控制器集成电路少不了外接振荡元件,因为微控制器工作中不可缺少时钟脉冲信号。微控制器集成电路的外接振....
发表于 2020-07-15 16:48 19次阅读
微控制器集成电路的9种外接振荡元件引脚电路

求大神看一下,为什么这个sync_ncs

发表于 2020-07-15 16:46 74次阅读
求大神看一下,为什么这个sync_ncs

EDA产业全景概述

EDA 是 IC 设计必需、也是最重要的集成电路软件设计工具,EDA 产业是 IC 设计最上游的产业....
发表于 2020-07-15 15:39 129次阅读
EDA产业全景概述

通过串行从编程对FPGA Kintex 7k160T进行编程遇到的问题如何解决

嗨, 当我尝试通过串行从编程(JTAG编程工作)对FPGA Kintex 7k160T进行编程时,我们遇到了一个问题。 I...
发表于 2020-07-15 10:24 16次阅读
通过串行从编程对FPGA Kintex 7k160T进行编程遇到的问题如何解决

中国芯片行业将不断壮大,未来发展前景可期

提起集成电路,也许很多人都会觉得这个词汇距离我们的生活很遥远,或许知道一些,但又似乎不甚了解。其实,....
发表于 2020-07-15 09:24 421次阅读
中国芯片行业将不断壮大,未来发展前景可期

用fpga的nios操作ili9325液晶,id读两次才正确的原因?

读第一次id是0,第二次 9325 循环读的话,0和9325交替出现,这是什么原因呢 开始怀疑是延时问题,后来都加上延时还是...
发表于 2020-07-15 08:01 7次阅读
用fpga的nios操作ili9325液晶,id读两次才正确的原因?

基于FPGA可编程逻辑器件实现智能交通车辆识别检...

智能交通系统是将先进的信息技术、移动通信技术和计算机技术应用在交通网络,建设一种全方位的、实时准确的....
发表于 2020-07-14 18:03 142次阅读
基于FPGA可编程逻辑器件实现智能交通车辆识别检...

基于FPGA的SPI总线传输技术提供更好的选择和...

SPI(Serial peripheral interface——串行设备接口)是摩托罗拉公司推出的....
发表于 2020-07-14 17:50 100次阅读
基于FPGA的SPI总线传输技术提供更好的选择和...

FPGA促进AI发展,2019-2023年AI用...

目前,25%的商业已经实现了AI/机器学习(ML),未来两年内将达72%。带来的好处是在核心功能方面....
发表于 2020-07-14 17:39 276次阅读
FPGA促进AI发展,2019-2023年AI用...

基于Virtex6系列FPGA和DSP处理器实现...

新一代移动通信技术5G通信正在如火如荼的推进当中,5G相比4G带来了数据流量和传输速率的大幅度提升,....
发表于 2020-07-14 17:32 177次阅读
基于Virtex6系列FPGA和DSP处理器实现...

基于Cyclone IV系列FPGA实现X射线采...

本文设计的X射线采集传输系统的硬件框图如图1所示。图像采集与传输系统的硬件包含三个部分,X射线探测器....
发表于 2020-07-14 17:24 83次阅读
基于Cyclone IV系列FPGA实现X射线采...

FPGA预计是数据中心加速器市场中年均增长率最高...

数据中心市场的加速芯片主要包括CPU、GPU、FPGA和ASIC等。据Semico Research....
发表于 2020-07-14 17:19 97次阅读
FPGA预计是数据中心加速器市场中年均增长率最高...

基于XILINX的V5系列FPGA实现数据通信平...

传统的数据链存在着误码率高、衰落大、干扰严重等问题,即使采用高效的信息压缩编码技术仍难以满足高光谱、....
发表于 2020-07-14 17:04 131次阅读
基于XILINX的V5系列FPGA实现数据通信平...

安路科技实现全流程软件工具开发,把算法用最短时间...

安路科技一直关注智能物联网的应用,从“智能”和发展的眼光看待这些海量应用。从高科技产业过往的发展轨迹....
发表于 2020-07-14 16:56 159次阅读
安路科技实现全流程软件工具开发,把算法用最短时间...

莱迪思的Lattice Propel开发工具进一...

低功耗FPGA大厂莱迪思半导体(Lattice Semiconductor)近日推出全新FPGA软件....
发表于 2020-07-14 16:36 54次阅读
莱迪思的Lattice Propel开发工具进一...

采用LabVIEW FPGA的数据传输技术可确保...

西安某汽车电子有限公司生产的XLM油泵支架产 品功能测试台设计中,有一项针对高度阻值(TSG)的 功....
发表于 2020-07-14 16:36 35次阅读
采用LabVIEW FPGA的数据传输技术可确保...

请问如何在FPGA中实现DDR3 SDRAM功能?

我需要在V7中实现与DDR3 SDRAM相同的功能和接口。 这意味着命令/地址,读取数据和写入数据流的方向与MIG...
发表于 2020-07-14 16:18 19次阅读
请问如何在FPGA中实现DDR3 SDRAM功能?

临港新片区举行2020年重点产业项目集中开工仪式

格科半导体12英寸特色工艺线项目占地面积约8.9万平方米,总投资约155亿元,预计2024年竣工,将....
发表于 2020-07-14 14:42 371次阅读
临港新片区举行2020年重点产业项目集中开工仪式

FPGA系统设计如何入门

目前数字电路系统设计领域公认的基础性技术分别是CPU、DSP和FPGA。其中FPGA技术发展迅速,正....
发表于 2020-07-14 14:09 129次阅读
FPGA系统设计如何入门

2020MEMS传感器发展成为重心

传感器与通信技术、芯片、操作系统被称为现代信息技术和物联网的四大核心技术。目前,中国传感器产业正处于....
发表于 2020-07-14 11:57 233次阅读
2020MEMS传感器发展成为重心

后摩尔时代Chiplet技术的演进与挑战

SoC 起源于 1990 年代中期,随着半导体技术的高速发展,异构多核的 SoC 成为集成电路 IC....
发表于 2020-07-14 11:24 217次阅读
后摩尔时代Chiplet技术的演进与挑战

EDA技术发展的机遇与挑战

EDA为我们打开了一扇窗口,让我们能去观察上世纪八,九十年代集成电路带动信息产业飞速地发展,印证了摩....
发表于 2020-07-14 09:23 413次阅读
EDA技术发展的机遇与挑战

随着集成电路技术不断升级,芯片设计难度也在提升

《纽约时报》近日报道消息,美联邦通信委员会以中国电信设备商华为和中兴触及国家安全威胁为由,对两家企业....
发表于 2020-07-14 09:13 153次阅读
随着集成电路技术不断升级,芯片设计难度也在提升

国产IP/自主芯片生态链即将迎来黄金发展期

如今,全球半导体先进制程之战新的交锋已然火花四射。中国面对不友好的国际环境,国产替代的呼声风起云涌。....
发表于 2020-07-14 09:10 88次阅读
国产IP/自主芯片生态链即将迎来黄金发展期

LinkSwitch-TN2开关IC,新器件适合...

7 W(反激式)/360 mA(降压式)LinkSwitch-TN2具有60 VDC至550 VDC....
发表于 2020-07-14 09:07 141次阅读
LinkSwitch-TN2开关IC,新器件适合...

如何减轻SEU对Artix-7 FPGA的影响

据我所知,Xilinx建议采用SEM来减轻SEU对7系列FPGA的影响。 但Artix-7 FPGA不支持ISE 14.2中的S...
发表于 2020-07-14 07:01 6次阅读
如何减轻SEU对Artix-7 FPGA的影响

用于扇出型晶圆级封装的铜电沉积

高密度扇出型封装技术满足了移动手机封装的外形尺寸与性能要求,因此获得了技术界的广泛关注。
发表于 2020-07-13 15:03 120次阅读
用于扇出型晶圆级封装的铜电沉积

我以我思荐芯片:对外开放联合,对内专业务实

美国是国际化重要的组成部分,但不是全部——欧洲、日本、韩国和中国台湾等地区具有各自的优势,也不乏与中....
发表于 2020-07-13 14:23 268次阅读
我以我思荐芯片:对外开放联合,对内专业务实

fir分布式滤波的fpga实现

这次设计就在加法器带宽处产生问题,带宽不够,发现出来的波形顶部挪到低下去了,通过看中间数据发现是数据....
发表于 2020-07-13 11:41 181次阅读
fir分布式滤波的fpga实现

FPGA和其他可编程逻辑IC 的不同之处在于哪

  FPGA是一种集成电路,包含许多(64至10,000多个)相同的逻辑单元,可以将它们视为标准组件....
发表于 2020-07-13 11:31 209次阅读
FPGA和其他可编程逻辑IC 的不同之处在于哪

典型FPGA的开发流程和实现SOC的设计方法

目前微电子技术已经发展到 SOC 阶段,即集成系统(Integrated System)阶段,相对于....
发表于 2020-07-13 09:53 220次阅读
典型FPGA的开发流程和实现SOC的设计方法

基于FPGA器件和仿真软件实现智能交通灯系统的设...

本设计的主要设计理念是采用模块化的方式,整体结构是 FPGA 控制模块和车流量检测模块。其中 FPG....
发表于 2020-07-13 09:46 413次阅读
基于FPGA器件和仿真软件实现智能交通灯系统的设...

FPGA的基本架构、IO命名方式和作用是什么

今天想和大家一起聊聊 FPGA 的 IO。先说说我当年入门的经历吧。国内的大学有 FPGA 开发条件....
发表于 2020-07-13 09:40 91次阅读
FPGA的基本架构、IO命名方式和作用是什么

国微思尔芯推出第7代原型验证系统,满足新一代So...

从美通社获知,2020年7月8日,国微思尔芯,全球领先的原型验证解决方案供应商,推出新系列的原型验证....
发表于 2020-07-13 09:32 52次阅读
国微思尔芯推出第7代原型验证系统,满足新一代So...

国微思尔芯发布FPGA验证仿真云系统,满足新一代...

国微思尔芯(“S2C”), 全球领先的前端电子设计自动化 (EDA) 供应商, 发布全球首款FPGA....
发表于 2020-07-13 09:18 76次阅读
国微思尔芯发布FPGA验证仿真云系统,满足新一代...

莱迪思半导体软件解决方案Lattice Prop...

全球领先的低功耗可编程器件供应商莱迪思半导体公司(NASDAQ:LSCC)宣布,推出全新软件解决方案....
发表于 2020-07-13 09:18 76次阅读
莱迪思半导体软件解决方案Lattice Prop...

IC设计行业特征_IC设计行业的主要壁垒

 集成电路产业是典型的技术密集型、资本密集型高科技产业。对于集成电路设计行业,还具有专业化程度高、技....
发表于 2020-07-13 09:16 104次阅读
IC设计行业特征_IC设计行业的主要壁垒

西安国微EDA研发中心正式开业运行

郝跃院士在致辞中提出,国微集团是国家重点布局的EDA企业,在2019年与西电共建EDA研究院基础上,....
发表于 2020-07-10 19:07 198次阅读
西安国微EDA研发中心正式开业运行

浅谈FPGA设计中分频电路设计

通常情况下,时钟的分频在FPGA设计中占有重要的地位,在此就简单列出分频电路设计的思考思路。
发表于 2020-07-10 17:18 91次阅读
浅谈FPGA设计中分频电路设计