电子发烧友网 > 可编程逻辑 > 正文

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

2020年01月14日 16:27 次阅读

引言

跳频通信具有较强的抗干扰、抗多径衰落、抗截获等能力,已广泛应用于军事、交通、商业等各个领域。频率合成器是跳频系统的心脏,直接影响到跳频信号的稳定性和产生频率的准确度。目前频率合成主要有三种方法:直接模拟合成法、相环合成法和直接数字合成法(DDS)。直接模拟合成法利用倍频(乘法)、分频(除法)、混频(加法与减法)及滤波,从单一或几个参考频率中产生多个所需的频率。该方法频率转换时间快(小于100ns),但是体积大、功耗高,目前已基本不用。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成,且频谱纯度高,目前使用比较广泛,但存在高分辨率和快转换速度之间的矛盾,一般只能用于大步进频率合成技术中。DDS是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合跳频通信的要求。

1、 DDS的基本原理

DDS的原理如图1所示,包含相位累加器、波形存储器ROM)、数模转换器DAC)和低通滤波器4个部分。在参考时钟的驱动下,相位累加器对频率控制字N位进行累加,得到的相位码L作为ROM的地址,根据地址ROM输出相应幅度的波形码,然后经过DAC生成阶梯波形,经低通滤波器后得到所需要的连续波形。

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

理想单频信号可以表示为Y(t)=Usin(2πf0+θ0)。如果振幅U和初始相位θ0为一个常量,即不随时间变化,则输出频率由相位唯一确定f0=θ(t)/2πt。

以采样频率fc(Tc=1/fc)对单频信号进行抽样,则可得到相应的离散相位序列

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

其中△θ·n=2πf0/fc是连续两次采样之间的相位增量,控制△θ可以控制合成信号的频率。把整个周期的相位2π分割成q等份,每一份δ=2π/q为可选择的最小相位增量,得到最低频率输出fmin=δ/2πTc=fc/q,经过滤波后得到S(t)=cos(2πfct/q)。

如果每次相位的增量选择为δ的R倍,即可得到信号频率f0=Rδ/2πTc=Rfc/q,相应得到的模拟信号为S(t)=cos(2πfcR/q)。

由以上原理可知,DDS输出信号的频率与参考时钟频率及控制字之间的关系为f0=K·fc/2N,式中f0为DDS输出信号的频率,K为频率控制字,fc为参考时钟频率,N为相位累加器的位数。在波形存储器中写入2N个正弦波数据,每个数据有D位。不同的频率控制字导致相位累加器的不同相位增量,从而使波形存储器输出的正弦波的频率不同。

2 、基于DDS的跳频信号产生核心模块的设计

图2为基于DDS跳频信号产生的总体设计。

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

如图2所示,整个系统由两个部分组成,即逻辑地址控制单元和DDS单元。其中DDS单元又包括相位累加器和ROM查询表。逻辑地址控制单元用来产生不同的频率控制字,改变相位累加器的累加值。DDS单元依据频率控制字产生相应频率的信号。

2.1 逻辑地址控制单元

在本设计中,逻辑地址控制单元由一个6级移位寄存器和6位存储器构成。系统时钟clk经过64分频后得到时钟clk_64,将clk_64作为逻辑地址控制单元的驱动时钟。当一个时钟clk_64上升沿到来时,r(1:5)=r(0:4)同时。这样移位寄存器中的状态将改变,并存入存储器中,得到频率控制字k(5:0)。

2.2 DDS单元

DDS单元为本设计的核心,由相位累加器和ROM查询表两部分组成。在频率控制字(5:0)的控制下产生相应频率的信号。

2.2.1 相位累加器

相位累加器是DDS的重要的组成部分。被用来实现相位的累加,并将其累加结果存储。如果相位累加器的初值为φ0,则经过一个时钟周期后相位累加器值为φ1,即φ1=φ0+k,其中k为频率控制字。当经过n个时钟周期后φn=φ0+nk。可见φn为一等差数列。

在本文中基于FPGA的相位累加器设计如图2所示。从图2中可以看出,相位累加器由一个数字全加器和一个数字存储器构成。为了提高DDS输出频率的分辨率,一般要求n足够大,这样就要求ROM中存储大量数据。但是考虑到硬件资源有限,所以在相位累加器中采用了截短处理,这样既可保证较小的频率分辨率,又节省了硬件资源。

2.2.2 ROM查询表

ROM中所存储的数据是数字波形的幅值,在一个系统时钟周期内,相位累加器将输出一个位宽为L的序列对其进行寻址,经过低通滤波器后得到所需要的波形。若相位累加器的输出序列的位宽L=16,ROM中存储的数据位宽为M=16,可以计算出ROM的存储量为2L×M=1048576bits,虽然一块FPGA开发芯片上提供了大量的ROM,可以显著提高输出信号频率精确度和信号幅值准确性,但这样会使成本提高、功耗增大。

在保证输出信号具有良好频率分辨率的前提下,以产生正弦信号为例,考虑到基于DDS产生的正弦波具有周期性,因此本设计的ROM中存储1/4周期正弦波。如图2所示为存储1/4周期正弦波形ROM查询表设计。利用正弦信号的对称性,通过改变ROM存储器地址及对其输出端控制,最终得到整周期正弦信号。

3 、仿真结果及分析

3.1 DDS单元仿真结果及分析

3.1.1 仿真参数

为分析本设计中DDS所产生频率的精确度,现使用Xilinx ISE 8.11中DDS IP Core进行对比,在同等仿真参数条件下,分别对本设计的DDS和DDS IP Core进行仿真测试。表1中分别给出基于本设计DDS和DDS IP Core的仿真参数。

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

3.1.2 仿真结果及分析

如图3所示,clk是系统时钟,new_dds_sine为在频率控制字k=16时基于本设计DDS产生的频率为1.5625MHz(理论值)的正弦波,dds_ip_ core_sine为基于DDS IP Core产生的频率为1.5625MHz(理论值)的正弦波。

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

图4给出在k为1~16时,本设计的DDS所产生信号的频率和DDS IP Core所产生信号的频率与理论频率值的对比。从图中可以看出,本设计DDS所产生的信号频率与理论频率值比较接近,且本设计DDS中ROM查询表中存储的点数少,从硬件的角度考虑更加节省资源,能耗更低。

3.2 基于FPGA跳频信号仿真结果

图2中给出了基于本设计DDS跳频信号生成的总体设计图。共由四部分组成:系统时钟、分频器、逻辑地址控制单元及DDS单元。跳频信号的产生是通过随机地改变频率控制字来达到改变信号的输出频率,图5给出了系统工作流程图。

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

如图5所示,系统时钟clk经过64分频得到clk_64。逻辑控制单元由6级移位寄存器构成。在每个clk_64上升沿到来时,逻辑控制单元将产生一个6位的频率控制字(k)。当DDS使能信号ce为高电平时,DDS将停止工作。当ce为低电平时,在clk上升沿时DDS被触发,在当前状态下k的控制下,得到相应地址所对应的信号幅值。当k没有变化时,DDS输出正弦信号的频率没有任何变化,在一个clk_64上升沿到来时,k发生变化,从而使得DDS输出的正弦信号的频率发生变化。当复位信号reset为高电平时,逻辑地址控制单元和DDS单元同时回到初始状态,并保持不变,输出端dds_FH输出一直为零。当reset变为低电平时,在一个clk上升沿时系统开始工作。

在FPGA硬件平台通过采用DDS技术实现跳频系统的设计

为方便观察仿真结果,本设计采用ModelSim SE 6.1d作为仿真波形测试软件。通过3.1节分析,由于本设计的DDS所产生的频率性能稳定,且跳频信号的误差并不累加。因此本节只给出仿真结果,不做其性能分析。图6为基于DDS的跳频信号,图6给出图5中各个控制信号的仿真结果。表2中给出图6中不同频率控制字所对应的正弦信号的频率与理论值的对比,可以看出本设计的DDS与理论值的误差较小。由于ROM中存储的点数较少,更加节省资源。

4 、结束语

在FPGA硬件平台下设计基于DDS的跳频信号产生系统,不仅实现了大量数据快速运算,提高了仿真的速度,而且可以灵活、重复地对系统的参数进行优化配置,便于提高跳频系统的性能。本文所设计的DDS,结构简单、硬件资源占用率少,且产生频率相对准确。根据对所需跳频信号精确度要求的不同,合理配置参数,协调硬件资源与频率准确之间的矛盾关系,最终实现跳频系统的最优配置。

责任编辑:gt

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

小梅哥FPGA设计思想与验证方法视频教程

刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列
发烧友学院发表于 2016-03-24 00:00 37952次阅读
小梅哥FPGA设计思想与验证方法视频教程

采用双闭环PI和重复控制方案实现三相逆变器设计并...

本文利采用双闭环PI和重复控制相结合的控制方案,首先用双闭环PI控制算法,得到高动态特性的三相交流电....
发表于 2020-01-14 16:36 0次阅读
采用双闭环PI和重复控制方案实现三相逆变器设计并...

Altera FPGA硬核浮点DSP模块解决方案...

以往FPGA在进行浮点运算时,为符合IEEE 754标准,每次运算都需要去归一化和归一化步骤,导致了....
发表于 2020-01-14 16:19 24次阅读
Altera FPGA硬核浮点DSP模块解决方案...

全球最大FPGA的问世将给IC设计带来便利

英特尔公司在京发布了Stratix 10 GX 10M FPGA,这款拥有1020万个逻辑单元的产品....
发表于 2020-01-14 16:11 10次阅读
全球最大FPGA的问世将给IC设计带来便利

英特尔与赛灵思的竞争使得FPGA进入黄金时代

目前,赛灵思和英特尔的FPGA市场竞逐角力,一来一往、有输有赢。鉴于双方都有不俗的实力,可以预计,未....
发表于 2020-01-14 16:07 12次阅读
英特尔与赛灵思的竞争使得FPGA进入黄金时代

英特尔与赛灵思的竞争将会研制更强大的FPGA器件

FPGA芯片比CPU更快,比GPU功耗更低、延时更短,且比ASIC更加便宜、周期更短,因此在目前人工....
发表于 2020-01-14 16:03 13次阅读
英特尔与赛灵思的竞争将会研制更强大的FPGA器件

如何利用FPAG开发板搭建LEON2 SOC开发...

随着IC制造工艺水平的快速发展,片上系统(SOC)在ASIC设计中得到广泛应用。微处理器IP核是SO....
发表于 2020-01-14 16:00 18次阅读
如何利用FPAG开发板搭建LEON2 SOC开发...

国家存储器基地二期预计2020年产值将超过100...

会上,湖北亮出了 2019 年发展的成绩单。例如,我国首款 64 层三维闪存芯片在武汉量产;华星光电....
发表于 2020-01-14 14:44 14次阅读
国家存储器基地二期预计2020年产值将超过100...

北京微电子技术研究所成功研制出了高可靠多通道混合...

据悉,该产品已形成针对多通道智能传感器信号处理的集成解决方案,实现了单一封装内智能传感器模拟数字信号....
发表于 2020-01-14 11:36 27次阅读
北京微电子技术研究所成功研制出了高可靠多通道混合...

基于fpga的电源设计

我现在没有一个具体的方案 谁能给我个提示一下 比如 fpga从哪入手(fpga一点不会) 具体的电路应该分为哪几个模块 单...
发表于 2020-01-13 23:30 125次阅读
基于fpga的电源设计

【雨的FPGA笔记】基础实践-------IP核中PLL的使用

PLL锁相环,可以对时钟网络进行系统级的时钟管理和偏移控制,具有时钟倍频和分频,相位偏移和可编程占空比的功能。...
发表于 2020-01-13 19:13 43次阅读
【雨的FPGA笔记】基础实践-------IP核中PLL的使用

采用FPGA器件实现GPS数据加密系统中机载模块...

针对GPS测量系统数据传输过程中的安全问题,采用FPGA技术设计了GPS数据加密系统。系统移植MD5....
发表于 2020-01-13 17:00 101次阅读
采用FPGA器件实现GPS数据加密系统中机载模块...

【雨的FPGA笔记】基础实践-------ModelSim手动仿真

基于流水灯的ModelSIm软件仿真为例子                 ...
发表于 2020-01-13 16:34 193次阅读
【雨的FPGA笔记】基础实践-------ModelSim手动仿真

关于异构计算FPGA基础知识的详细介绍

随着云计算,大数据和人工智能技术应用,单靠 CPU 已经无法满足各行各业的算力需求。
发表于 2020-01-13 15:15 45次阅读
关于异构计算FPGA基础知识的详细介绍

存储器实现技术革新,DRAM有望进行量产

据近日报道,面对存储器半导体产业市场低迷,三星电子,SK海力士,镁光企图通过新旧世代的产品交替,克服....
发表于 2020-01-13 13:50 165次阅读
存储器实现技术革新,DRAM有望进行量产

通过自旋电子随机存取存储器来深入研究自旋

我们许多人都知道,随机存取存储器(Random Access Memory,缩写:RAM;也叫主存)....
发表于 2020-01-13 11:50 32次阅读
通过自旋电子随机存取存储器来深入研究自旋

最新研究将有望带来功耗更低速度更快的存储器

据日本东京工业大学官网近日报道,该校科学家们开发出一款新的材料组合,它为磁随机存取存储器铺平了道路。
发表于 2020-01-13 11:47 74次阅读
最新研究将有望带来功耗更低速度更快的存储器

【高手问答】资深工程师为你解答工程与产品设计上的...

本期我们邀请到了资深工程师白纪龙@白老大大,也是许多坛友熟知的白老师,他将为我们解答大家在PCB设计....
发表于 2020-01-13 09:39 0次阅读
【高手问答】资深工程师为你解答工程与产品设计上的...

【雨的FPGA笔记】基础实践-------呼吸灯设计和实现

呼吸灯设计和实现 内容 一个周期为1s的呼吸灯,从熄灭到完全点亮一共需要1s。 将1s分为1000个1ms作为呼吸...
发表于 2020-01-12 19:50 155次阅读
【雨的FPGA笔记】基础实践-------呼吸灯设计和实现

如何简单快速的实现嵌入式FPGA

Achronix Semiconductor 营销副总裁 Steve Mensor 表示,这款被称为....
发表于 2020-01-12 10:56 322次阅读
如何简单快速的实现嵌入式FPGA

如何用FPGA测量数字正弦波的频率?

如何用FPGA测量数字正弦波的频率
发表于 2020-01-11 22:27 177次阅读
如何用FPGA测量数字正弦波的频率?

【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现

设计内容        按KEY0时点亮最右边的灯,按动按键KEY1时依次往左移动,按下KEY2时关...
发表于 2020-01-11 12:47 73次阅读
【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现

博帝新发布EVLVR 2系列雷电3移动固态硬盘

今年的消费电子展上,博帝(Patriot)推出了 EVLVR 系列雷电 3 移动固态硬盘的增强版本。
发表于 2020-01-11 11:33 227次阅读
博帝新发布EVLVR 2系列雷电3移动固态硬盘

【雨的FPGA笔记】基础实践-------流水灯设计和实现

设计内容        将4个LED每隔1s从左往右分别依次点亮熄灭,形成流水状。按复位键时进行复...
发表于 2020-01-11 11:07 322次阅读
【雨的FPGA笔记】基础实践-------流水灯设计和实现

FPGA的行业优势以及它与DSP的区别分析

FPGA的优势有三个方面:1)通信高速接口设计。FPGA可以用来做高速信号处理,一般如果AD采样率高....
发表于 2020-01-10 15:46 148次阅读
FPGA的行业优势以及它与DSP的区别分析

hdmi矩阵切换器采用FPGA纯硬件架构方案

hdmi矩阵切换器在众多的领域中有着广泛的运用,对于不同的运用场合和需求,有着许多不同的方案,而dm....
发表于 2020-01-10 15:43 108次阅读
hdmi矩阵切换器采用FPGA纯硬件架构方案

关于Xilinx FPGA内部体系结构的分析

Xilinx的FPGA的基本结构是一样的,主要由6部分组成,分别为可编程输入/输出单元、基本可编程逻....
发表于 2020-01-10 15:39 196次阅读
关于Xilinx FPGA内部体系结构的分析

如何用乘加器(mac)实现150个数平方和?

这个模块是music算法中的协方差矩阵中的一部分。输入的150个数是16位的,得到的结果是32位。 自己也写了代码可是结果...
发表于 2020-01-10 10:57 336次阅读
如何用乘加器(mac)实现150个数平方和?

深维科技荣获北航全球创新创业大赛二等奖

经过初赛、复赛的激烈对决和层层选拔,深维科技参赛项目“超高性能数据中心FPGA异构计算加速解决方案”....
发表于 2020-01-10 09:28 80次阅读
深维科技荣获北航全球创新创业大赛二等奖

群联CES展出全球唯一最完整QLC储存方案

快闪存储控制芯片厂群联于美国拉斯维加斯消费性电子展(CES)展出全系列最新的QLC快闪存储(NAND....
发表于 2020-01-10 06:10 1132次阅读
群联CES展出全球唯一最完整QLC储存方案

铠侠NAND Flash厂房火灾预计对生产没影响

1月7日上午,全球第2大NAND Flash厂商铠侠(Kioxia,旧称东芝存储器)位于日本四日市的....
发表于 2020-01-09 11:49 398次阅读
铠侠NAND Flash厂房火灾预计对生产没影响

【雨的FPGA笔记】基础知识-------构成

经典的岛型结构 FPGA由三个部分构成:实现逻辑电路的逻辑块(LB)、与外部进行信号输入/输出的I/O块(...
发表于 2020-01-09 11:01 1062次阅读
【雨的FPGA笔记】基础知识-------构成

FPGA新手

学了二三个月,但是总是感觉学的不行。请问应该怎么学呢,写代码没有思路...
发表于 2020-01-08 19:37 210次阅读
FPGA新手

LVDS技术的应用优势及基于FPGA实现远端显示...

LVDS接口又称RS-644总线接口,是20世纪90年代出现的一种数据传输和接口技术。LVDS是一种....
发表于 2020-01-08 16:40 545次阅读
LVDS技术的应用优势及基于FPGA实现远端显示...

帧同步系统的工作原理及如何基于FPGA实现其设计

实现帧同步的关键是把同步码从一帧帧数据流中提取出来。本设计的一帧信码由39位码元组成。其中的巴克码为....
发表于 2020-01-08 16:30 1536次阅读
帧同步系统的工作原理及如何基于FPGA实现其设计

通过RS485串口实现开关信号的多点监测,提高总...

工业现场经常要采集多点数据,模拟信号或开关信号,一般用到RS485总线,使用一主带多从的通信方式,该....
发表于 2020-01-08 16:22 488次阅读
通过RS485串口实现开关信号的多点监测,提高总...

旺宏进入产业淡季但年增率仍达30.3% 整体产品...

旺宏昨(7)日公布去年12月营收为26.63亿元(新台币,下同),月减18.1%,主因客户备货高峰已....
发表于 2020-01-08 16:17 389次阅读
旺宏进入产业淡季但年增率仍达30.3% 整体产品...

LDPC码硬件仿真平台的构建及验证LDPC码在U...

由于并行解码性能与串行解码在性能上并无差别,只是占用更多的硬件资源来换取更快的速度,并且每一种并行结....
发表于 2020-01-08 15:47 352次阅读
LDPC码硬件仿真平台的构建及验证LDPC码在U...

英特尔新发布Stratix 10,为可编程四核A...

FPGA在高度并行、大吞吐量数字信号处理(DSP)应用方面享有很好的声誉。过去几代FPGA器件一直稳....
发表于 2020-01-08 15:32 288次阅读
英特尔新发布Stratix 10,为可编程四核A...

三星断电后铠侠失火 存储器价格上涨速度或将加快

近期,全球记忆体产业似乎不平静。2019 年 12 月 31 日跨年夜当天,南韩三星旗下位于华城园区....
发表于 2020-01-08 15:06 93次阅读
三星断电后铠侠失火 存储器价格上涨速度或将加快

铠侠日本晶圆6厂起火,或影响NAND Flash...

铠侠对客户发出通知,指2020年1月7日上午6点10分,该公司位于日本三重县四日市的Fab6工厂,内....
发表于 2020-01-08 11:43 813次阅读
铠侠日本晶圆6厂起火,或影响NAND Flash...

三星2019年营业利润同比下降52.9%,今年将...

据韩联社报道,三星电子8日发布业绩报告,初步核实公司2019年全年营业利润为27.7万亿韩元(约合人....
发表于 2020-01-08 11:26 600次阅读
三星2019年营业利润同比下降52.9%,今年将...

朗科精灵推拉U盘U905体验,推拉设计高速传输

U盘是我们日常生活中经常用到的资料存取设备,购买U盘时,外观、容量、存取速度、是否便携等等,往往都是....
发表于 2020-01-07 17:40 465次阅读
朗科精灵推拉U盘U905体验,推拉设计高速传输