SN74GTL16616 具有缓冲时钟输出的 17 位 LVTTL 到 GTL/GTL+ 通用总线收发器

SN74GTL16616是一个17位的UBT ??提供LVTTL-to-GTL /GTL +和GTL /GTL + -to-LVTTL信号电平转换的收发器。组合的D型触发器和D型锁存器允许透明，锁存，时钟和时钟使能的数据传输模式，与'16601功能相同。此外，该器件还提供了GTL /GTL +信号电平（CLKOUT）的CLKAB副本以及GTL /GTL +时钟转换为LVTTL逻辑电平（CLKIN）。该器件提供以LVTTL逻辑电平工作的卡与以GTL /GTL +信号电平工作的背板之间的接口。高速操作是减少输出摆幅（<1 V），降低输入阈值电平和OEC的直接结果。电路。

用户可灵活使用此设备的GTL（V _TT = 1.2 V且V _REF = 0.8 V）或首选更高噪声容限GTL +（V _TT = 1.5 V且V _REF = 1 V）信号电平。 GTL +是德州仪器Gunning收发器逻辑（GTL）JEDEC标准JESD 8-3的衍生产品。 B端口通常以GTL或GTL +信号电平工作，而A端口和控制输入与LVTTL逻辑电平兼容，并且具有5 V容差。 V REF是B端口的参考输入电压。 V _CC （5 V）为内部和GTL电路供电，而V _CC （3.3 V）为LVTTL输出缓冲器供电。

每个方向的数据流由输出使能（OEAB \和OEBA \），锁存使能（LEAB和LEBA）和时钟（CLKAB和CLKBA）输入控制。时钟可由时钟使能（CEAB \和CEBA \）输入控制。对于A到B数据流，当LEAB为高电平时，器件以透明模式工作。当LEAB为低电平时，如果CEAB \为低电平且CLKAB保持在高或低逻辑电平，则A数据被锁存。如果LEAB为低电平，如果CEAB \也为低电平，则A总线数据存储在CLKAB从低到高转换的锁存器/触发器中。当OEAB \为低电平时，输出有效。当OEAB \为高电平时，输出处于高阻态。 B到A的数据流类似于A到B的数据流，但使用OEBA \，LEBA，CLKBA和CEBA \。

使用I _off 为部分断电应用完全指定此设备。 I _off 电路禁用输出，防止在断电时损坏通过器件的电流回流。

有源总线保持电路将未使用或未驱动的LVTTL输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。

为了确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到V _CC ;电阻的最小值由驱动器的电流吸收能力决定。