SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

这个24位到48位的寄存器缓冲区设计用于2.3 V至2.7 VV _CC 操作。

除LVCMOS复位（RESET）\输入外，所有输入均为SSTL_2。所有输出均为SSTL_2，Class II兼容。

SN74SSTV32852采用差分时钟（CLK和CLK \）工作。数据在CLK高电平和CLK电平低电平交叉点处注册。

该器件支持低功耗待机操作。当RESET \为低电平时，差分输入接收器被禁用，并且允许未驱动（浮动）数据，时钟和参考电压（V _REF ）输入。此外，当RESET \为低电平时，所有寄存器都会复位，所有输出都被强制为低电平。 LVCMOS RESET \输入始终必须保持在有效的逻辑高电平或低电平。

为确保在提供稳定时钟之前寄存器定义的输出，RESET \必须保持在低电平状态。加电。