完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
CDCLVP111-SP时钟驱动器能够以最低时钟分配偏移将LVPECL输入的一对差分时钟(CLK0和CLK1)分配至十对差分LVPECL时钟(Q0和Q9)输出.CDCLVP111-SP可接受两个时钟源传入一个输入多路复用器.CDCLVP111-SP专为驱动50Ω传输线路而设计。当一个输出引脚不被使用时,建议将其保持在开态态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。
如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并且一个10nF电容器旁通至接地(GND)。
如需实现高速性能,强烈建议采用差分模式。
CDCLVP111-SP的额定工作温度范围为-55°C至125°C。
(1)提供定制温度范围。
所有商标均为其各自所有者的财产。
Additive RMS Jitter (Typ) (fs) |
Output Frequency (Max) (MHz) |
Input Level |
Number of Outputs |
Output Level |
VCC (V) |
VCC Out (V) |
Input Frequency (Max) (MHz) |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Rating |
CDCLVP111-SP |
---|
40 |
3500 |
CML, LVDS, LVPECL, SSTL |
10 |
LVPECL |
3.3 |
3.3 |
3500 |
-55 to 125 25 to 25 |
CFP |
See datasheet (CFP) |
Space |