DRA712 用于信息娱乐系统和仪表组且带图形功能的 600MHz ARM Cortex-A15 SoC 处理器

数据： DRA71x Infotainment Applications Processor 数据表

描述

DRA71x处理器提供538球，17×17毫米，0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel™阵列（VCA）技术，球栅阵列（BGA）封装。

该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”），DRA74x“Jacinto”提供全面的可扩展性6“和DRA72x”Jacinto 6 Eco“系列信息娱乐处理器，包括图形，语音，HMI，多媒体和智能手机投影模式功能。

可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开，从而降低系统软件的复杂性。

此外，TI还为Arm提供了一整套开发工具， DSP，包括C编译器和用于查看源代码执行的调试接口。

所有设备都提供加密加速。高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动，调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息，请联系您的TI代表。

DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准。

该器件具有简化的电源轨道映射可实现更低成本的PMIC解决方案。

DRA71x处理器采用538球，17×17 mm，0.65 mm球间距（0.8 mm间距规则可用于信号）通道™阵列（VCA）技术，球栅阵列（BGA）封装。

该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x提供全面的可扩展性（“ Jacinto 6EP“和”Jacinto 6 Ex“），DRA74x”Jacinto 6“和DRA72x”Jacinto 6 Eco“系列信息娱乐处理器，包括图形，语音，HMI，多媒体和智能手机投影模式功能。

此外，TI还为Arm和DSP提供了一整套开发工具，包括C编译器和用于查看源代码执行的调试接口。

所有设备都提供加密加速。所有其他受支持的安全功能，包括对安全启动，调试安全性和对可信执行环境的支持的支持，都可在高安全性（HS）设备上使用。有关HS器件的更多信息，请联系您的TI代表。

DRA71x Jacinto 6Entry处理器系列符合AEC-Q100标准。

器件功能简化了电源轨映射可实现更低成本的PMIC解决方案。

特性

Architecture Designed for Infotainment Applications
Video, Image, and Graphics Processing Support
- Full-HD Video (1920 × 1080p, 60 fps)
- Multiple Video Input and Video Output
- 2D and 3D Graphics
Arm^® Cortex^®-A15 Microprocessor Subsystem
C66x Floating-Point VLIW DSP
- Fully Object-Code Compatible With C67x and C64x+
- Up to Thirty-two 16 × 16-Bit Fixed-Point Multiplies per Cycle
Up to 512KB of On-Chip L3 RAM
Level 3 (L3) and Level 4 (L4) Interconnects
DDR3/DDR3L Memory Interface (EMIF) Module
- Supports up to DDR-1333 (667 MHz)
- Up to 2GB Across Single Chip Select
Dual Arm® Cortex®-M4 Image Processing Units (IPU)
IVA-HD Subsystem
Display Subsystem
- Display Controller With DMA Engine and Up to Three Pipelines
- HDMI™ Encoder: HDMI 1.4a and DVI 1.0 Compliant
2D-Graphics Accelerator (BB2D) Subsystem
- Vivante^® GC320 Core
Video Processing Engine (VPE)
Single-Core PowerVR^® SGX544 3D GPU
One Video Input Port (VIP) Module
- Support for up to Four Multiplexed Input Ports
General-Purpose Memory Controller (GPMC)
Enhanced Direct Memory Access (EDMA) Controller
2-Port Gigabit Ethernet (GMAC)
- Up to Two External Ports
Sixteen 32-Bit General-Purpose Timers
32-Bit MPU Watchdog Timer
Six High-Speed Inter-Integrated Circuit (I²C) Ports
HDQ™/1-Wire^® Interface
Ten Configurable UART/IrDA/CIR Modules
Four Multichannel Serial Peripheral Interfaces (McSPI)
Quad SPI Interface (QSPI)
Media Local Bus Subsystem (MLBSS)
Eight Multichannel Audio Serial Port (McASP) Modules
SuperSpeed USB 3.0 Dual-Role Device
High-Speed USB 2.0 Dual-Role Device
High-Speed USB 2.0 On-The-Go
Four MultiMedia Card/Secure Digital/Secure Digital Input Output Interfaces (MMC™/SD^®/SDIO)
PCI Express^® 3.0 Subsystems With Two 5-Gbps Lanes
- One 2-lane Gen2-Compliant Port
- or Two 1-lane Gen2-Compliant Ports
Dual Controller Area Network (DCAN) Modules
- CAN 2.0B Protocol
MIPI^® CSI-2 Camera Serial Interface
Up to 186 General-Purpose I/O (GPIO) Pins
Device Security Features
- Hardware Crypto Accelerators and DMA
- Firewalls
- JTAG Lock
- Secure Keys
- Secure ROM and Boot
- Customer Programmable Keys and OTP Data
Power, Reset, and Clock Management
On-Chip Debug With CTools Technology
28-nm CMOS Technology
17 mm × 17 mm, 0.65-mm Pitch, 538-Pin BGA (CBD)

All trademarks are the property of their respective owners.

参数与其它产品相比 DRAx 信息娱乐系统 SOC


Arm MHz (Max.)
Graphics Acceleration
Co-Processor(s)
Display Options
Hardware Accelerators
EMIF
DRAM
Other On-Chip Memory
CSI-2
EMAC
Video Input Ports
Serial I/O
MMC/SD
PCIe
USB
McASP
Security Enabler

DRA712
600
1 2D 1 3D
2 Dual ARM Cortex-M4
1 HDMI OUT 2 LCD OUT
1 Image Video Accelerator 2 Viterbi Decoder 1 Audio Tracking Logic
1 32-bit
DDR3-1066 DDR3L-1066
512 KB
2 DL
10/100/1000 2-port 1Gb switch
4
CAN I2C SPI UART USB
1x SDIO 4b 1x SDIO 8b 1x UHSI 4b 1x eMMC 8b
2 PCIe Gen2
1 USB3.0 2 USB2.0
8
Cryptographic acceleration Debug security Device identity Secure boot Secure storage Trusted execution environment