赛灵思英特尔等五大厂商创新技术全面攻克芯片高功耗瓶颈

　　功耗过高已经成为半导体工艺尺寸进一步微缩的主要障碍，并且严重威胁到所有电子领域的一切进展──从推动移动设备更加微型化到开发超级电脑均包含在内。

　　虽然根本原因在于永恒不变的物理和化学原理，但工程师们已经开发出一系列的创新技术，以用于减轻目前所面临的问题，并可望对振兴未来的芯片产业有所助益。

　　以下讨论五种可用于降低未来IC功耗的技术。这些技术目前已经在开发中，可望共同解决未来十年内将会面临的功耗问题。

　　拥抱协同设计

　　电子设计自动化（EDA）工具可让设计团队从一开始就进行协同设计，从而实现最佳化低功耗设计。事实上，业界最低功耗的处理器和系统级芯片开发人员不仅透过最佳化架构和材料来实现优势，也采用协同设计封装、电源、射频电路和软件来降低功耗，而不至于降低性能或增加成本。

　　“实现低功耗必须采用覆盖技术、设计方法、芯片架构和软件的全面性方法。”德州仪器（TI）公司设计技术与EDA部门总监David Greenhill表示。

　　TI已经使用了许多先进技术为每个子系统进行最佳化，从而为低功耗元件提升了新标准，例如打造自有的制程技术来平衡关断模式的漏电流与主动电流性能，或使用电压与频率扩展技术来定义各种省电工作模式。

　　“第一步是从性能和功耗的观点来确认产品的目标。一旦这些目标确定后，就可以开始采用专用的制程技术，以提供所需的性能，而不至于超出设备的功耗预算。” TI公司28nm平台经理Randy Hollingsworth指出。

　　EDA工具一直是实现这些更低功耗目标的关键，但有时需要围绕设计回路进行一些反覆，因为采用传统EDA工具进行功耗估计只在接近设计周期结束时才比较精确。对于未来的IC来说，必须在设计周期初期便进行精确的功耗估算。

　　一些专用工具的供应商已经拾起了接力棒。例如美国加州Atrenta公司推出一款名为Spyglass Power的工具，它可采用标准的暂存器传输级（RTL）描述来执行功耗估计、功耗降低与验证。这些RTL描述在较早的设计周期就能从每种主要EDA工具获得。

　　

　　图1：Atrenta公司的工具可以很早就估计功耗；此处指出设计周期开始之初的潜在热点。

　　图片来源：Atrenta公司

　　“而今，工程师希望能在较早的设计周期展开功耗估计。”Atrenta公司资深工程总监Peter Suaris表示，“你不能再等到设计临近结束时才去估计功耗。你必须在RTL级就针对功耗进行协同设计，并为设计进行改动，以便能从一开始就实现节能效果。”

　　Atrenta公司宣称，其专用的节能工具能以20%以内的精密度估计最终功耗预算，而功耗降低工具还可使最终设计功耗减少达50%。