电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>模拟技术>转换器>基于NI PXI模块化测试平台对采用JESD204B协议进行测试

基于NI PXI模块化测试平台对采用JESD204B协议进行测试

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

5G无线测试仪高通道数JESD204B时钟生成参考设计

JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此
2018-10-15 15:09:38

JESD204C的标准和新变化

的时间内处理更多信息。相应地,对快速增长的高带宽进行测试与分析便意味着需要使用速度更快、容量更大的电子测试设备。  对数据不断增长的需求导致JEDEC固态技术协会需要引入新的 JESD204 标准,以实现
2021-01-01 07:44:26

JESD204接口简介

接收器指定的终端电压决定。源阻抗和负载阻抗同样定义为100 Ω ±20%。为提供更多的灵活性,JESD204B版本采用设备时钟而非帧时钟。在之前的JESD204JESD204A版本中,帧时钟
2019-05-29 05:00:03

JESD204标准解析

,延迟是可重现和确定性的。其工作机制之一是:在定义明确的时刻使用SYNC~输入信号,同时初始所有通道中转换器最初的通道对齐序列。另一种机制是使用SYSREF信号——一种JESD204B定义的新信号
2019-06-17 05:00:08

JESD204B 串行链路的均衡器优化

`描述采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC),该转换器利用
2015-05-11 10:40:44

JESD204B协议介绍

在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
2022-11-21 07:02:17

JESD204B协议有什么特点?

在使用最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
2021-04-06 06:53:56

JESD204B中的确定延迟到底是什么? 它是否就是转换器的总延迟?

什么是8b/10b编码,为什么JESD204B接口需使用这种编码?怎么消除影响JESD204B链路传输的因素?JESD204B中的确定延迟到底是什么? 它是否就是转换器的总延迟?JESD204B如何使用结束位?结束位存在的意义是什么?如何计算转换器的通道速率?什么是应用层,它能做什么?
2021-04-13 06:39:06

JESD204B串行接口时钟的优势

限度的简化Layout。因此JESD204B 是高密度板不可或缺的接口。但因其需要进行严格的同步和以及时延的测量,与之接口的逻辑会比LVDS 接口复杂很多,幸运的是现在逻辑厂商都集成了专用
2019-06-19 05:00:06

JESD204B串行数据链路接口问题

MS-2503: 消除影响JESD204B链路传输的因素
2019-09-20 08:31:46

JESD204B偶尔失锁的情况

使用AD6688时遇到一个JESD204B IP核问题。参考时钟为156.25MHz,参数L=2,F=2,K=32,线速率为6.25Gbps,使用的为SYSREF always中的每个SYSREF都
2019-04-11 21:12:09

JESD204B接口标准信息理解

CGS。随后,它会取消对 SYNC 的断言,而 TX 和 RX 则都会进入下一个状态:初始信道对齐序列 (ILAS)。2. ILAS — JESD204B 协议的一个良好特性可实现通过 RX 模块
2018-09-13 14:21:49

JESD204B是什么工作原理?控制字符是什么?

JESD204B的工作原理JESD204B的控制字符
2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南
2019-05-28 12:08:12

JESD204B的优势

的青睐和关注也就不足为奇了,它具备如下系统级优势:更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有助于支持高达 12.5Gbps 的数据速率。这可显著
2022-11-23 06:35:43

JESD204B的常见疑问解答

,使用JESD204B的双通道ADC。大部分情况下,双通道ADC针对两个转换器提供单个时钟输入。它将迫使ADC以同样的频率进行模拟采样。但对于某些特定的应用而言,这类器件也可能采用两个独立的输入时钟,每个时钟可
2024-01-03 06:35:04

JESD204B的系统级优势

这种应用,您应该考虑 LVDS 接口,因此它没有在 JESD204B进行数据串行的延迟。如欲了解有关 JESD204B 的更得意详情,敬请参考其它资源:深入了解 JESD204B 接口的演变及其
2018-09-18 11:29:29

JESD204B转换器的确定性延迟解密

处理模块之间的任何延迟失配都会使性能下降。对 于交错式处理而言,样本对齐同样是必需的;在交错式处 理时,一个转换器样本后紧跟另一个样本,且时间仅为一 个时钟周期中的一小部分。JESD204B第三代高速串行
2018-10-15 10:40:45

JESD204B高速串行接口链路的均衡器优化参考设计包括原理图,物料清单及参考指南

in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a
2018-08-09 08:40:10

jesd204B调试经验有哪些?注意事项是什么?

jesd204B调试经验有哪些?注意事项是什么?
2021-06-21 06:05:50

jesd204b

我最近尝试用arria 10 soc实现与ad9680之间的jesd204B协议,看了很多资料,却依然感觉无从下手,不知道哪位大神设计过此协议,希望可以请教一番,在此先谢过。
2017-12-13 12:47:27

jesd204b ip核支持的线速率

因实际需求,本人想使用JESD204b的ip核接收ADC发送过来的数据,ADC发送的数据链路速率是15gbps, 厂家说属于204b标准。我看到jesd204b的ip核标准最大是12.5gbps,但是支持的支持高达16.375 Gb/s的非标准线速率。请问我可以使用这个IP核接收ADC的数据吗?
2020-08-12 09:36:39

测试JESD204无法正常工作

你好,我试图仅在测试模式下测试JESD204B v6.2:001:无限期地发送/接收/K28.5/但首先在desing块中有一个错误:[BD 41-967] AXI接口引脚/ jesd204
2019-04-19 13:06:30

采用NI PXI平台实现模块化电子战模拟系统

生成复杂的信号波形,可以在基于远程网络架构的工作站中,满足军用电子系统综合功能测试的需求。“NI PXI平台是集小型模块化与精确的同步性能于一体的完美解决方案。”
2019-07-19 07:49:42

AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的?

AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的
2023-12-04 07:27:34

AD9680通过0x570和0X56E寄存器快速配置JESD204B,电路锁相环无法锁定,204B无法正常输出数据怎么解决?

9680测试评估中遇到问题: 按照数据手册中的配置步骤,关断链路,通过0x570和0X56E寄存器快速配置JESD204B,链路上电后,电路锁相环无法锁定,204B无法正常输出数据。
2023-12-05 08:04:26

AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?

芯片上JESD204B协议对应的引脚(SYSREF、SYNCINB和SERDOUT)与ZYNQ7015芯片中的JESD204 IP核的端口对应相连。
2023-12-15 07:14:52

FPGA高速数据采集设计之JESD204B接口应用场景

JESD204B进行数据串行的延迟。二,JESD204B协议相关介绍1、什么是JESD204B协议该标准描述的是转换器与其所连接的器件(一般为FPGA和ASIC)之间的数GB级串行数据链路,实质上
2019-12-03 17:32:13

FPGA高速数据采集设计之JESD204B接口应用场景

不仅要求绝对时延,而且需要最大限度地降低任何可能的延迟。对于这种应用,依旧应该考虑使用LVDS接口,因此它没有在JESD204B进行数据串行的延迟。二,JESD204B协议相关介绍1
2019-12-04 10:11:26

ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决?

always中的每个SYSREF都进行同步模式,发现当时AD9680配置完成,JESD204B IP核配置完成,启动SYSREF时钟产生,第一个时钟同步后rx_sync信号拉高一个SYSREF时钟周期
2023-12-12 08:03:49

ad9680 JESD204B接口同步信号RX_SYNC失锁 请问怎么解决?

always中的每个SYSREF都进行同步模式,发现当时AD9680配置完成,JESD204B IP核配置完成,启动SYSREF时钟产生,第一个时钟同步后rx_sync信号拉高一个SYSREF时钟周期
2018-08-08 07:50:35

一文读懂JESD204B标准系统

JESD204B到底是什么呢?是什么导致了JESD204B标准的出现?什么是JESD204B标准?为什么关注JESD204B接口?
2021-05-24 06:36:13

串行LVDS和JESD204B的对比

匹配FPGA和转换器的引脚输出,迫使元件数增加,并使PCB复杂。这加大了客户系统的成本支出以及复杂程度;而这些问题可通过采用更有效的JESD204B接口加以解决。雷达和安全通信目前高级雷达接收器的脉冲
2019-05-29 05:00:04

为什么JESD204内核不使用GTX通道绑定功能来对齐通道?

为什么JESD204内核不使用GTX通道绑定功能来对齐通道?我试图从AD接收数据,AD使用JESD204B协议传输数据。我的计划是使用GTX核心并自己编写JESD部分。我的项目需要两个车道,我在初始
2020-08-18 10:03:51

JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现

时钟网络。一,JESD204B时钟网络原理概述 本文以JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现。任何一个串行协议都离不开帧和同步,JESD204B也不例外,也
2019-12-17 11:25:21

使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决?

我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图,发现REG470和REG471都为0xFF,而REG472始终为0.不知有谁知道是什么原因?该如何解
2023-12-04 07:30:17

关于JESD204B接口你想知道的都在这

关于JESD204B接口你想知道的都在这
2021-09-29 06:56:22

可实现JESD204B千兆次采样ADC的同步基于Xilinx平台的相位阵列雷达系统包含BOM,参考指南及光绘文件

传播延迟。主要特色通过展示 JESD204B 千兆采样 ADC 的同步来演示典型的相控阵列雷达子系统详细介绍了所用的 LMK04828 时钟解决方案测试结果显示出 50ps 内的同步,未使用任何特性电缆,也未校准传播延迟讨论了 Xilinx 固件开发,从而明确要求此子系统经过测试,并包含示例配置文件
2018-08-15 07:16:07

在Xilinx FPGA上快速实现JESD204B

。因此,用户应当在设计中包含这个功能。8B/10B解码错误可能导致JESD204B链路重新初始,但这并非是唯一的原因;因此,用户在设计时应能够对各通道的解码错误进行计数,从而确定链路重新同步的原因
2018-10-16 06:02:44

基于高速串行数字技术的JESD204B链路延时设计

描述JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现
2018-11-21 16:51:43

如何采用系统参考模式设计JESD204B时钟

LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是典型
2022-11-18 06:36:26

如何去实现JESD204B时钟?

JESD204B数模转换器的时钟规范是什么?JESD204B数模转换器有哪些优势?如何去实现JESD204B时钟?
2021-05-18 06:06:10

如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?

和DAC不能通过这些高速串行接口进行配置,就是说FPGA与转换器无法与任何常用标准接口,利用高串行-解串(SERDES)带宽。新型转换器与JESD204B之类的FPGA接口较为复杂,如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?
2021-04-06 09:46:23

宽带数据转换器应用的JESD204B与串行LVDS接口考量

interface.  开发串行接口业界标准JESD204A/JESD204B的目的在于解决以高效省钱的方式互连最新宽带数据转换器与其他系统IC的问题。其动机在于通过采用可调整高速串行接口,对接口进行标准
2021-11-03 07:00:00

JESD204B输出的14位170Msps双通道ADC

DC1974A-C,LTC2122演示板,14位,170Msps双通道ADC,带JESD204B输出。演示电路1974A-C支持具有符合JESD204B标准的CML输出的LTC2122,14位双
2019-06-20 08:05:16

无法在Vivado 2013.4中为JESD204B v5.1生成比特流

嗨, 我尝试在Vivado 2013.4中构建我们的设计并构建Xilinx JESD204B设计示例,我收到以下错误:错误:[Common 17-69]命令失败:此设计包含不支持比特流生成的内核
2018-12-10 10:39:23

时序至关重要:怎么提高JESD204B时钟方案的性能

编号的步骤可以互换。 表1:能启用不同SYSREF模式的寄存器写入序列 JESD204B标准是减少布局工作量,同时在信号转换器和逻辑器件之间采用串行数据传输。通过充分利用JESD204B致能时钟器件
2018-09-06 15:10:52

构建JESD204B链路的步骤

作者:Ken C在上篇博客《理解JESD204B协议》中,我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要,它们
2018-09-13 09:55:26

构建JESD204B链路的步骤

在上篇博客《理解JESD204B协议》中,我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要,它们是:代码组同步
2022-11-21 07:18:42

请问AD9683的引脚如何与zynq 7015芯片中的 JESD204 ip核端口对应相连?

芯片上JESD204B协议对应的引脚(SYSREF、SYNCINB和SERDOUT)与ZYNQ7015芯片中的JESD204 IP核的端口对应相连。[/td][td]
2018-09-05 11:45:31

通过同步多个JESD204B ADC实现发射器定位参考设计

探讨如何同步多个带JESD204B 接口的模数转换器 (ADC) 以便确保从 ADC 采样的数据在相位上一致。特性同步 2 个采样频率为 3.072GHz 的千兆采样 ADC系统可扩展到超过 2 个
2022-09-19 07:58:07

高通道数JESD204B菊链可扩展时钟解决方案

描述高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供
2018-12-28 11:54:19

JESD204B FPGA调试软件加快高速设计速度

全球领先的高性能信号处理解决方案供应商ADI今天发布了一款基于FPGA的参考设计及配套软件和HDL代码,该参考设计可降低集成JESD204B兼容转换器的高速系统的设计风险。该软件为JESD204B
2013-10-17 16:35:20897

在Xilinx_FPGA上快速实现_JESD204B协议

在Xilinx FPGA上快速实现 JESD204B
2016-01-04 18:03:060

如何构建JESD204B 有效链路

在上篇博客《理解JESD204B协议》中,我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要,它们是:代码组同步
2017-04-08 04:38:042656

JESD204B协议概述

在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E
2017-04-08 04:48:172094

基于JESD204B高速数据传输协议 通过DDC魔法乘以ADC的虚拟通道数

JESD204B是一种高速数据传输协议采用8位/10位编码和加扰技术,旨在确保足够的信号完整性。针对JESD204B标准,总吞吐量变为在此设置中,由于AD9250中没有其他数字处理任务,所以JESD204B链路(JESD204B发射器)一目了然。
2017-09-08 11:36:0339

JESD204B中自同步加扰及解扰电路设计(AD/DA传输协议

(ADC/DAC )与逻辑设备(ASIC/FPGA)之间的数据吞吐率。JESD204B 协议将加扰处理作为发送端数据链路层的首个环节,对传输层输人的帧数据进行随机化处理;在接收端方面,将解扰作为数据链路层的最后一个处理环节,还原数据。扰码的作用主要分为两个方面:其一,数据经过加扰的随机化处
2017-10-31 17:16:1924

通过ADC来详细了解JESD204B规范的各层

随着高速ADC跨入GSPS范围,与FPGA(定制ASIC)进行数据传输的首选接口协议JESD204B。为了捕捉频率范围更高的RF频谱,需要宽带RF ADC。在其推动下,对于能够捕捉更宽带宽并支持
2017-11-16 18:48:169325

JESD204B SystemC module 设计简介(一)

本设计致力于用SystemC语言建立JESD024B的协议标准模型,描述JESD204B的所有行为,并且能够保证用户可以通过该JESD204B的SystemC库,进行JESD204B行为的仿真
2017-11-17 09:36:562921

JESD204B标准及演进历程

在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JESD204B如何让他们的设计更容易执行等。本文介绍 JESD204B标准演进,以及对系统设计工程师有何影响。
2017-11-18 02:57:0113888

JESD204B接口及协议状态过程

在使用我们的最新模数转换器(ADC)和数模转换器(DAC)设计系统时,我已知道了很多有关 JESD204B接口标准的信息,这些器件使用该协议与FPGA 通信。
2017-11-18 04:10:552905

针对高速数据转换器的最新高速JESD204B标准带来了验证挑战

JESD204B是最新的12.5 Gb/s高速、高分辨率数据转换器串行接口标准。转换器制造商的相关产品已进入市场,并且支持JESD204B标准的产品预计会在不久的将来大量面世。JESD204B接口
2017-11-18 18:57:162706

JESD204B DSP套件的基本介绍

该视频重点介绍了Xilinx Kintex UltraScale FPGA模拟器件JESD204B DSP套件,该套件采用Xilinx Kintex UltraScale KCU105开发板,KU40器件与ADI公司的AD-FMCDAQ2-EBZ高速模拟FMC模块配合使用。
2018-11-26 06:53:002697

JESD204B接口标准中的眼图测量

该视频将为观众介绍JESD204B接口中的眼图测量。
2019-08-01 06:19:003046

JESD204B接口中的眼图测量方法

该视频将为观众介绍JESD204B接口中的眼图测量。
2019-08-19 06:06:004291

实现JESD204B A/D转换器至FPGA设计的方法和技巧(3.3)

來自ADI公司和Xilinx公司的專家齊聚一堂,共同展示兩種JESD204B A/D轉換器至FPGA設計,同時介紹其實現技巧。
2019-07-03 06:14:001905

JESD204B在A/D转换器到FPGA设计中的作用(3.2)

來自ADI公司和Xilinx公司的專家齊聚一堂,共同講解JESD204B介面標準的重要性,同時介紹它在A/D轉換器到FPGA設計中的作用。
2019-07-03 06:13:001243

AD9675:采用JESD204B的八进制超声波AFE数据表

AD9675:采用JESD204B的八进制超声波AFE数据表
2021-04-16 10:09:008

JESD204B是否真的适合你

的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了,它具备如下系统级优势: 更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有
2021-11-10 09:43:33499

JESD204B时钟网络原理概述

明德扬的JESD204B采集卡项目综合上板后,可以使用上位机通过千兆网来配置AD9144和AD9516板卡,实现高速ad采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JESD204B时钟网络。
2022-07-07 08:58:111228

如何构建您的JESD204B 链路

如何构建您的JESD204B 链路
2022-11-04 09:52:113

理解JESD204B协议

理解JESD204B协议
2022-11-04 09:52:123

JESD204B:适合您吗?

JESD204B:适合您吗?
2022-11-07 08:07:230

JESD204B学习手册

JESD204B接口一般用在高速的AD和DA芯片上,用于传输采集到的数据。该接口相比LVDS可以减少大量的IO管脚,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:181642

FMC子卡设计原理图:FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模块, 超宽带接收机, 多通道MIMO通信, JESD204B板卡, JESD204B
2023-01-06 10:06:44386

在赛灵思FPGA上快速实现JESD204B

JESD204是一款高速串行接口,用于将数据转换器(ADC和DAC)连接到逻辑器件。该标准的修订版B支持高达12.5 Gbps的串行数据速率,并确保JESD204链路上的可重复确定性延迟。随着转换器速度和分辨率的不断提高,JESD204B接口在ADI公司的高速转换器和集成RF收发器中变得越来越普遍。
2023-01-09 16:41:382643

JED204B是什么?JESD204B的分类及优缺点介绍

大部分的ADC和DAC都支持子类1,JESD204B标准协议中子类1包括:传输层,链路层,物理层。在少部分资料中也会介绍含有应用层,应用层是对JESD204B进行配置的接口,在标准协议中是不含此层,只是为了便于理解,添加的一个层。
2023-05-10 15:52:551072

JESD204B是FPGA中的新流行语吗

JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS接口相比,这一较新的版本具有显著的优势,因为它包括更简单的布局和更少的引脚数。
2023-05-26 14:49:31309

JESD204B链路中断时的基本调试技巧

本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
2023-07-10 16:32:03612

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
2023-10-16 19:02:55

JESD204B规范的传输层介绍

电子发烧友网站提供《JESD204B规范的传输层介绍.pdf》资料免费下载
2023-11-28 10:43:310

已全部加载完成