的电流容量，可相对减小反向恢复时的关断时间，限制反向短路电流的数值，可抑制电流尖峰和降低导通损耗。4尽量使元件布局走线合理 ，减小大电流回路的面积，对EMI的抑制也比较有效。后沿尖峰的抑制方法5选用开关
2017-09-12 17:56:16
MAX3948直流耦合激光驱动器和DS4830光电微控制器。 Maxim的40G芯片组为数据中心提供高性价比、高能效方案 数据中心和数据通信网络在显著提升数据密度的同时，仍需维持原有的低功耗特性
2012-12-12 16:36:17
小尺寸封装内提供各种类型的放大器和比较器。模/数转换器：Maxim拥有全面的ADC产品线，提供500多种性能和功能领先的ADC。从24位超高精度的∑-∆转换器，到高精度、快速采样率、低功耗完美整合
2014-01-20 10:04:20
。 MAX16993集成了一个高开关频率控制器和两路输出转换器（每个转换器可输出3A电流），与传统分立方案相比，可节省50%以上的电路板面积。器件工作在2.1MHz开关频率，避免在AM频段产生噪声，提供
2018-09-27 15:16:50
· MAX418 1.2μA最大静态电流、四路、单电源运算放大器 · MAX410 单路、28MHz、低噪声、低电压、精密运算放大器 · MAX481/83/89/91 低功耗、限摆率、RS-485
2008-12-01 08:12:42
具有相当低的功耗，漏电流可忽略不计。然而，近年来，随着晶体管密度和时钟频率的显著增加，功耗也极大地增加。同时，随着电源电压和晶体管阈值电压降低，漏电流成为一个很大的问题。 结果就是，功耗已达到不可
2023-09-21 07:38:14
功耗存在。静态功耗：也称待机功耗，静态功耗主要由晶体管的漏电流所导致的功耗。动态功耗：包括开关功耗或者成为翻转功耗、短路功耗或者称为内部功耗；动态功耗影响因素：门寄生电容、时钟翻转翻转、时钟频率、供电电压；降低功耗：应当在所有涉及层次上进行，即系统级、逻辑级和物理即，层次越高对功耗降低越有效；在系统
2021-11-11 06:24:53
的改变：1. 待机功耗的减少传统蓝牙设备的待机耗电量大是公认的缺点之一，这与传统蓝牙技术采用 16～32 个频道进行广播不无关系，而低功耗蓝牙仅使用 3 个广播通道，这个改变显然大大降低了广播数据导致
2018-02-06 15:32:54
低能量的基础上运作。低功耗蓝牙首次将小型、小功率周期无线设备连接到蓝牙系统中。 优越的选择 规格中没有详细标明低功耗设备的能量消耗上限，但是，低功耗蓝牙的运行特性是促进低功耗运行，SIG希望厂商能够
2012-03-29 09:36:46
(TC)小尺寸低功耗易用性 图 6. 双向高边电流监测器的简化原理图(MAX9928/MAX9929)，带有表示电流方向的 SIGN 输出。图 7. 单向高边电流监测器(MAX4372)。图 8. 另一种
2020-09-23 09:37:52
高度集成的单芯片射频收发器解决方案 (例如，ADI 推出的 ADRV9008/ADRV9009 产品系列) 的面市促成了此项成就。在此类系统的 RF 前端部分仍然需要实现类似的集成，意在降低功耗 (以改善热管理) 和缩减尺寸(以降低成本)，从而容纳更多的 MIMO 通道。
2019-07-31 07:05:44
CC2530芯片 ZED 和ZC,在组网正常的情况下，ZED可以进入低功耗模式，电流在uA级别。当关闭ZC后，ZED会持续的进行网络发现，无法进入低功耗模式。电流达28mA；求教，如何降低ZC发现网络的频次以降低功耗？或者有其他什么方法来降低功耗？
2016-04-07 14:19:54
工具，将有助于用户降低动态功耗。此外，根据自己的设计，用户可以尝试以面积驱动来替代时序驱动的综合，以降低逻辑电平。不同综合工具的选项有所差别，因此应当了解哪个“开关”或“按钮”是必需的。同样重要的还有
2015-02-09 14:58:01
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。
2019-11-05 07:54:43
迁移率，q为电子电量，Φs为硅表面势，εsi为硅的介电常数。从式中可以看出亚阈值漏电流非常依赖阈值电压Vt.为了降低FPGA中的静态功耗，可以采用双阈值电压的晶体管。对于关键路径上的晶体管，如布线开关
2020-04-28 08:00:00
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。
2019-08-29 07:52:29
目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时,需要密度更大、性能更好的FPGA,但满足功耗要求已成为非常紧迫的任务。而在
2019-07-15 08:16:56
。除此之外，设计中采用一些低功耗技巧，也可以降低静态功耗。IGLOO具有功耗友好的器件架构，能提供静态、睡眠、Flash*Freeze功耗模式，允许采用动态电压和频率调节技术来降低系统整体实际功耗。提供可选择
2019-07-05 07:19:19
的任务，但是，高级功耗估算工具能够为设计者提供他们作适当折衷时所需的信息，这对设计师来说很有帮助。第三研究所有自动降低功耗的机会，在降耗的同时还不能影响时序或者增加面积。例如，在逻辑综合阶段，寄存器时钟
2017-06-29 16:46:52
A-Core 并从头开始启动操作系统 (Linux)。
这是 IMX93 的有效场景吗？我能找到的所有低功耗场景都无法处理 A-Core 的完整低功耗场景。
目标是尽可能降低功耗。A-Core OS
2023-05-24 12:10:58
低功耗是MCU的一项非常重要的指标，比如某些可穿戴的设备，其携带的电量有限，如果整个电路消耗的电量特别大就会经常出现电量不足的情况。 平时我们在做产品的时候，基本的功能实现很简单，但只要涉及到
2020-12-30 06:55:55
如今的无线设备中，线路板上一半以上的元件都是模拟RF器件，因此要缩小线路板面积和功耗一个有效方法就是进行更大规模RF集成，并向系统级芯片方向发展。本文介绍RF集成发展现状，并对其中一些问题提出应对方法和解决方案。
2019-07-08 06:09:35
STM8在低功耗模式下可以降低主频运行吗
2023-10-11 06:57:20
UMTS 基站接收器占板面积仅为半平方英寸
2019-05-27 15:29:08
低到400nA。 此外，新产品系列还新增了6路DMA (存储器直接访问) 通道，可以帮助把数据从外设上直接转到RAM，从而降低CPU负载，间接帮助实现低功耗。
2012-03-23 11:18:31
本人用了一块vs1053作为解码芯片，这个芯片在待机的时候电流为2.3ma左右，有没方法降低功耗，数据手册上也没怎么写，要是能降到1ma以内就好了。
2016-08-10 19:40:43
两个ch579模块，连接上后，无论主机还是从机，功耗都比较大，怎么样可以降低呢？开启halsleep可以启用低功耗休眠模式可以扩大主从机的连接间隔，缩减工作时间，降低功耗
2022-07-27 07:24:43
你好，在无需使用BLE通信的应用程序中，降低电力消耗的有效途径是什么？在我的应用程序中不存在节电选项。CYW20706是主要的主机，所以我不能使用深度睡眠模式。应用程序使用周期性计时器（几十毫秒
2018-12-05 14:21:55
，工业界对芯片设计的要求已从单纯追求高性能、小面积转为对性能、面积、功耗的综合要求。而微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有重要的意义。
2019-10-14 07:48:14
也大大降低。主要特色两个 20 位 SAR ADC 通道（最多可扩展至 28 个）三级 MUX 树（每个 ADC 最多 64 个通道）利用串行 ADC 输出数据突出显示吞吐量提升情况适用于可重复的高通道数系统的模块化前端参考设计高达 +/-12V 的输入信号（+/-24Vpp 差动）
2018-10-29 09:47:41
项目使用SIM7600每2.5秒发送2.5KB的数据，要求降低功耗。有什么措施可以试试？
2023-10-18 07:48:41
MCU中的ADC14（集成14位模数转换器）作为示例。低功耗应用，以及减少高占空比应用中的启动时间都是ADC14设计过程中的考量要素。然而，各个应用都有独特的特点，因此，为最大限度地降低功耗，必须谨慎
2016-11-18 10:14:35
的途径。实现方法是在迟滞模式下使用超低功耗开关稳压器，并分析性能得失——包括通过某种方式来智能控制开关稳压器，使之与SAR转换同步，从而改善噪声性能。在中高负载电流(数百mA到数A)的测量系统中，固定
2018-10-19 10:22:08
友恩半导体开关电源芯片基于高低压集成技术平台进行技术升级，未来三年将持续开发高功率、低功耗、高集成度等产品，公司在研项目正稳步推进：公司处于验证完成逐步批量生产阶段的在研项目技术水平较高；例如
2020-10-30 09:39:44
较小，以提高效率和降低功耗。平均二极管电流等于平均输出电流。所选二极管封装必须能够处理功耗。 同步控制器控制整流开关的另一个MOSFET。如果使用N通道MOSFET，则必须产生高于输出电压的电压，以
2013-08-12 15:05:53
描述此 TI 验证设计提供了低功耗、低吞吐量 ADS8881 用例的结果。要减少低吞吐量应用的功耗，其中一种方法就是选择高吞吐量 (1 MSPS) 器件并使其低速运行。在 10kSPS 下
2018-07-30 09:40:56
作者：Stephen Nugent摘要设计一个要求高通道密度的系统时，例如在测试仪器仪表中，电路板上通常需要包括大量开关。当使用并行接口控制的开关时，控制开关所需的逻辑线路以及用于生成GPIO控制
2019-07-22 07:13:16
并行转换器和数字线路占用的板空间。采用这种开关配置，总电路板面积可减少20%，这使得通道密度大大提高。系统平台也得到了简化。当电路板上的开关数目提高时，节省的面积随之增加，包含数百个开关的电路板可节省
2018-10-18 10:43:43
使用尺寸和电流都较大的电感器，将这样的磁性组件放入封装中，会使电路的其他组件被挤到旁边，因此增大了封装在 PCB 上占用的面积。较大的占板面积意味着较重的封装。为了保持较小的占板面积，并进一步改进散热
2018-10-16 06:31:24
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。
2019-08-15 08:28:42
ZED 和ZC,在组网正常的情况下，ZED可以进入低功耗模式，电流在uA级别。CC2530芯片当关闭ZC后，ZED会持续的进行网络发现，无法进入低功耗模式。电流达28mA；求教TI工程师，如何降低ZC发现网络的频次以降低功耗？或者有其他什么方法来降低功耗？
2020-08-07 07:03:22
低功耗mcu的选择方法如何降低mcu的功耗
2021-02-24 06:11:07
如何使用PWM控制继电器来降低功耗？
2022-02-17 06:31:28
复杂器件专业技术相结合，将为系统供应商提供低功耗的芯片方案，供他们在此基础上持续提高带宽容量，并完成更智能的处理。此外，TPACK提供的芯片解决方案可以导入到最新的FPGA中，进一步降低功耗。最终实现
2019-07-31 07:13:26
在使用PIC24系列开发自己的数据记录器时，我遇到了问题。我使用I2C RTC和SPI串行闪存进行数据存储。闲置状态，消耗15mA。如何降低功耗？请向我推荐。
2019-08-27 14:43:22
每辆汽车中都有一个包含传感器、电机和开关的庞大车载网络。这些网络不断发展以适应车辆上日益增加的连通性，总功耗也随之增加，因此可能会对车辆的排放产生负面影响。 根据所使用的网络协议，有几种方法可以降低功耗
2022-11-04 07:07:38
密度。本文将说明多路复用器输入端的建立瞬变（由多路复用器输出端的大尺度开关瞬变引起）导致需要较长采集时间，使得多通道数据采集系统的整体吞吐量显著降低。然后，本文将着重阐述使输入建立时间最小化以及提高数据吞吐量和系统效率所需的设计权衡。
2020-08-13 06:17:47
随着车载电子设备越来越多，功耗问题变得日趋严重。例如，如果音频功率放大器的静态电流达到200ma，则采用12v电源时静态功耗就高达2.4w。有没有一种方法能开机但不需要扬声器发出声音的时候，关闭放大器来降低功耗？
2023-11-29 08:14:15
限度的降低单片机功耗。 3、简洁的代码 单片机在开发时，应该尽量的简化代码，让单片机在运行的时候能够花费的时间更短，迅速反应单片机功能程序，简洁的指令逻辑不但可以有效的降低单片机功耗还能够加快设备
2021-01-19 16:21:33
(Burst Mode®) 操作使静态电流降至仅为 9µA，同时输出纹波保持在 15mVp-p 以下。小型 MSOP-16E 封装与纤巧的外部组件 (由于采用高开关频率) 相结合，确保高度紧凑的占板面积，同时
2018-10-29 16:56:03
要求的不断提升，小体积、高性能与有限的电池能量之间的矛盾曰益突出，系统低功耗设计是解决这一矛盾的有效手段。基于ARM的嵌入式计算机系统在保证系统性能的情况下通过硬件和软件两方面低功耗的设计来最大限度地降低嵌入式计算机系统的功耗。
2020-03-31 07:39:43
。为了使产品更具竞争力，工业界对芯片设计的要求已从单纯追求高性能、小面积转为对性能、面积、功耗的综合要求。而微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有重要的意义。 本文首先介绍
2016-06-29 11:28:15
可以做哪些措施来降低功耗
2023-10-23 07:51:09
降低功耗的最重要的途径是使用MSP430的时钟系统来最大限度地提高MSP430处于低功耗模式的时间。怎样降低msp430的功耗？
2014-11-09 23:10:18
降低功耗不光能够大大的节约电能还能简化电源部分的设计，甚至可以用于手持设备上面使用，这些都已经越来越成为未来产品的设计方向。
2021-02-26 07:27:17
。图3. 对于50%的平场信号，由于电容阻断了输出和负载之间的直流连接，因此，OPA360应用电路可有效降低功耗。图3a. OPA360输出波形中的蓝色线段表示50%平场信号的近似平均直流电平。利用
2020-12-17 09:52:10
、高可 靠性和低成本等要求在通道间隔离设计中别具挑战性。通常目前 现有成熟方案，标准模块实现的通道密度往往仅限于四个通道或 八个通道，通道间隔离只能承受数百伏特耐压。本文将简要讨论在过程控制中模拟量输入
2018-10-16 10:09:04
人们对低功耗设备和设计技术的兴趣激增。通过回顾已提出的降低功耗的技术，深入了解低功耗设计中的一些基本权衡。设计的主要策略是以速度换取功耗，不浪费功耗，并找到一个较低的功耗问题。 文章通过定义
2020-07-07 11:40:06
直到器件／I艺级的整个数字系统设计流程。每个级别可以达到的低功耗设计效果不同，抽象层次越高则优化的空间越大，效果也越明显。对于电路的平均翻转率，通过软硬件分工有可能降低电路30％的翻转次数，而通过逻辑
2013-05-16 20:00:33
stm32进入低功耗模式，必须用中断来唤醒，现在就是不用这种模式，如何通过程序来降低功耗啊
2019-05-06 18:43:22
为了尽可能降低功耗，裸跑还是使用OS呢？谢谢！
2018-10-22 08:47:36
如何使用低功耗UART(LPUART)波特率补偿？
2020-12-09 06:12:02
如何利用FPGA设计技术降低功耗？
2021-04-13 06:16:21
随着车载电子设备越来越多，功耗问题变得日趋严重。例如，如果音频功率放大器的静态电流达到200ma，则采用12v电源时静态功耗就高达2.4w。有没有一种方法能开机但不需要扬声器发出声音的时候，关闭放大器来降低功耗？
2018-08-06 08:23:20
进入低功耗之前，请逐个检查IO口的状态。如果此IO口带下拉，请设置为低电平输出或者高阻态输入。不要把上好的电流浪费在产生热量的功能上。 (4）睦邻友好的合作，要注意1O 与外设IC的统筹。IO口的上下
2020-11-12 13:57:43
描述TIDA-00675可使用负载开关动态开启/关闭负载，从而降低功耗。设计指南说明了开关频率、占空比和放电电阻的使用如何影响功耗。特性通过动态开启/关闭负载来降低功耗频率、占空比和负载电流对功耗
2022-09-20 07:17:32
。采用这种开关配置，总电路板面积可减少20%，这使得通道密度大大提高。系统平台也得到了简化。当电路板上的开关数目提高时，节省的面积随之增加，包含数百个开关的电路板可节省50%以上的空间。这说明在更小
2019-10-10 08:00:00
密度的需求，推动了高通道数、低功耗、小尺寸集成数据采集解决方案的发展。这些应用还要求精密测量、可靠性、经济性和便携性。系统设计人员在性能、热稳定性和PCB密度之间进行取舍以维持最佳平衡，并且被迫不断
2018-10-19 10:46:34
通道密度的需求，推动了高通道数、低功耗、小尺寸集成数据采集解决方案的发展。这些应用还要求精密测量、可靠性、经济性和便携性。系统设计人员在性能、热稳定性和PCB密度之间进行取舍以维持最佳平衡，并且被迫不断
2018-10-18 11:33:33
简介工业、仪器仪表、光通信和医疗保健行业有越来越多的应用开始使用多通道数据采集系统，导致印刷电路板 (PCB) 密度和热功耗方面的挑战进一步加大。这些应用对高通道密度的需求，推动了高通道数、低功耗
2019-10-14 08:30:00
大规模RF集成可减少手机线路板面积和功耗
如今的无线设备中，线路板上一半以上的元件都是模拟RF器件，因此要缩小线路板面积和功耗一个有效方法就是进行更大规
2009-12-14 10:05:17
418 
通过无线RF集成减少元件数量缩小线路板面积
如今的无线设备中，线路板上一半以上的元件都是模拟RF器件，因此要缩小线路板面积和功耗一个有效方法就是进行更大规
2009-12-26 14:39:56394 
MAX6581 精度、8通道温度传感器，有效降低电路板面积
2010-09-17 13:23:04974 中国，北京，2015年3月26日。Maxim Integrated Products， Inc. （NASDAQ： MXIM）推出MAXREFDES42# IO-Link温度传感器参考设计（RD），帮助设计人员降低功耗、成本和占板面积。
2015-03-30 11:24:381629 成本，延长芯片寿命并进一步提升市场竞争力。而TP RAM作为RAM的一种常用类型，在SoC中的比重也很大。因此降低TP RAM的面积及功耗，是降低整个SoC面积及功耗的
2018-01-19 15:27:13
1 板（PCB）占板面积仅主流SOT-223封装的一半，新型封装为意法半导体的新款ACS108 1-Amp交流开关实现迄今为止最高的电流密度，这是此类产品的最主要优势。
2018-07-20 11:46:00638 UMTS 基站接收器占板面积仅为半平方英寸
2021-03-18 20:52:112 4mm x 7mm 占板面积的 IC 可产生 7 个稳定输出
2021-03-19 06:09:497 具 USB On-The-Go 和过压保护功能的开关电源管理器在一个紧凑的 12 平方毫米占板面积中
2021-03-21 03:02:305 1、如何降低功耗？
(1) 优化方向：
组合逻辑+时序逻辑+存储
(2) 组合逻辑：
（a）通过算法优化的方式减少门电路
（b）模块复用、资源共享
(3) 时序逻辑：
（a）尽量减少无用
2022-02-11 15:30:362 Nano，Nano：在模拟电源设计中降低功耗
2023-01-05 09:43:45421 工业、仪器仪表、光通信和医疗保健行业中越来越多的应用使用多通道数据采集系统，这导致印刷电路板 （PCB） 密度和热功耗挑战增加。这些应用中对提高通道密度的需求推动了对高通道数、低功耗和紧凑外形集成数据采集解决方案的需求。
2023-01-23 17:05:001902 
1、如何降低功耗？ 一般的简单应用中处理器大量的时间都在处理空闲任务，所以我们就可以考虑当处理器处理空闲任务的时候就进入低功耗模式，当需要处理应用层代码的时候就将处理器从低功耗模式唤醒
2023-07-30 11:18:36628 性能提升，功耗降低！，这样的MOSFET是你的最爱么？
2023-12-04 15:09:36114 
电子发烧友App
工商网监
评论