电子发烧友网 > 接口/总线/驱动 > 正文

一文解读IIC总线的FPGA实现原理及过程

2018年05月31日 10:56 次阅读

  IIC总线概述

  IIC开发于1982年,当时是为了给电视机内的CPU和外围芯片提供更简易的互连方式。电视机是最早的嵌入式系统之一,而最初的嵌入系统是使用内存映射(memory-mappedI/O)的方式来互连微控制器和外围设备的。要实现内存映射,设备必须并行连入微控制器的数据线和地址线,这种方式在连接多个外设时需大量线路和额外地址解码芯片,很不方便并且成本高。

  为了节省微控制器的引脚和和额外的逻辑芯片,使印刷电路板更简单,成本更低,位于荷兰的Philips实验室开发了IIC(Inter-IntegratedCircuit),它是由数据线SDA和时钟线SCL两根线构成的串行总线,可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送

  IIC数据传输速率有标准模式(100kbps)、快速模式(400kbps)和高速模式(3.4Mbps),另外一些变种实现了低速模式(10kbps)和快速+模式(1Mbps)

  IIC总线硬件结构

  IIC即I2C,是一种总线结构。

  每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的,引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓冲为一只高输入阻抗的同相器。这种电路具有两个特点:

  由于SDA、SCL为漏极开路结构,借助于外部的上拉电阻实现了信号的“线与”逻辑;

  引脚在输出信号的同时还能对引脚上的电平进行检测,检测是否与刚才输出一致。为“时钟同步”和“总线仲裁”提供硬件基础。

一文解读IIC总线的FPGA实现原理及过程

  IIC总线典型应用

  IIC设备典型应用:

一文解读IIC总线的FPGA实现原理及过程

  物理结构上,IIC系统由一条串行数据线SDA和一条串行时钟线SCL组成。主机按一定的通信协议向从机寻址和进行信息传输。在数据传输时,由主机初始化一次数据传输,主机使数据在SDA线上传输的同时还通过SCL线传输时钟。信息传输的对象和方向以及信息传输的开始和终止均由主机决定。

  每个器件都有一个唯一的地址,而且可以是单接收的器件(例如:LCD驱动器)或者可以接收也可以发送的器件(例如:存储器)。发送器或接收器可以在主模式或从模式下操作,这取决于芯片是否必须启动数据的传输还是仅仅被寻址。

  IIC总线的FPGA实现原理及过程

  一、实验平台

  软件平台:ModelSim-Altera 6.4a (Quartus II 9.0)

  硬件平台:DIY_DE2

  二、实验原理

  1、IIC总线器件工作原理

  在IIC总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件,一旦某个器件的时钟信号变为低电平,将使SCL线上所有器件开始并保护低电平期。此时,低电平周期短的器件的时钟由低至高的跳变并不影响SCL线的状态,这些器件将进入高电平等待的状态。

  当所有器件的时钟信号都变为高电平时,低电平期结束,SCL线被释放返回高电平,即所有的器件都同时开始它们的高电平期。其后,第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见,时钟低电平时间由时钟低电平期最长的器件决定,而时钟高电平时间由时钟高电平期最短的器件决定。

  IIC总线上数据的传输速率在标准模式下可达100kbit/s 在快速模式下可达400kbit/s 在高速模式下可达3.4Mbit/s ,连接到总线的接口数量只由总线电容是400pF 的限制决定。

  2、IIC总线的传输协议与数据传送时序

  (1)起始和停止条件

  在数据传送过程中,必须确认数据传送的开始和结束。在IIC总线技术规范中,开始和结束信号(也称启动和停止信号)的定义如图1所示。

一文解读IIC总线的FPGA实现原理及过程

  图1起始和停止信号图

  开始信号:当时钟总线SCL为高电平时,数据线SDA由高电平向低电平跳变,开始传送数据。

  结束信号:当SCL线为高电平时,SDA线从低电平向高电平跳变,结束传送数据。

  开始和结束信号都是由主器件产生。在开始信号以后,总线即被认为处于忙状态,其它器件不能再产生开始信号。主器件在结束信号以后退出主器件角色,经过一段时间过,总线被认为是空闲的。

  (2)数据格式

  IIC总线数据传送采用时钟脉冲逐位串行传送方式,在SCL的低电平期间,SDA线上高、低电平能变化,在高电平期间,SDA上数据必须保护稳定,以便接收器采样接收,时序如图2所示。

一文解读IIC总线的FPGA实现原理及过程

  图2 数据传送时序图

  IIC总线发送器送到SDA线上的每个字节必须为8位长,传送时高位在前,低位在后。与之对应,主器件在SCL线上产生8个脉冲;第9个脉冲低电平期间,发送器释放SDA线,接收器把SDA线拉低,以给出一个接收确认位;第9个脉冲高电平期间,发送器收到这个确认位然后开始下一字节的传送,下一个字节的第一个脉冲低电平期间接收器释放SDA。每个字节需要9个脉冲,每次传送的字节数是不受限制的。

  IIC总线的数据传送格式是在IIC总线开始信号后,送出的第一字节数据是用来选择从器件地址的,其中前7位为地址码,第8位为方向位(R/W)。方向位为“0”表示发送,即主器件把信息写到所选择的从器件中;方向位为“1”表示主器件将从从器件读信息。格式如下:

  开始信号后,系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较,如果与主器件发送到总线上的地址一致,则该器件即被主器件寻址的器件,其接收信息还是发送信息则由第8位(R/W)决定。发送完第一个字节后再开始发数据信号。

  (3)响应

  数据传输必须带响应。相关的响应时钟脉冲由主机产生,当主器件发送完一字节的数据后,接着发出对应于SCL线上的一个时钟(ACK)认可位,此时钟内主器件释放SDA线,一字节传送结束,而从器件的响应信号将SDA线拉成低电平,使SDA在该时钟的高电平期间为稳定的低电平。从器件的响应信号结束后,SDA线返回高电平,进入下一个传送周期。

  通常被寻址的接收器在接收到的每个字节后必须产生一个响应。当从机不能响应从机地址时,从机必须使数据线保持高电平,主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。如果从机接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节,主机必须再一次终止传输。这个情况用从机在第一个字节后没有产生响应来表示。从机使数据线保持高电平主机产生一个停止或重复起始条件。完整的数据传送过程如图3所示。

一文解读IIC总线的FPGA实现原理及过程

  图3 完整的数据传送过程

  另外,IIC总线还具有广播呼叫地址用于寻址总线上所有器件的功能。若一个器件不需要广播呼叫寻址中所提供的任何数据,则可以忽咯该地址不作响应。如果该器件需要广播呼叫寻址中按需提供的数据,则应对地址作出响应,其表现为一个接收器。

  三、实验过程

  根据上述的实验原理,对DE2_TV中的IIC部分进行modelsim仿真。

  1、IIC所需时钟的仿真

  FPGA作为IIC器件的主机,要产生IIC的工作时钟,下面先对IIC所需的时钟信号进行仿真。

  待仿真的时钟信号程序如下:

  module I2C_Clock

  (

  iCLK,

  iRST_N,

  mI2C_CTRL_CLK,

  mI2C_CLK_DIV,

  mI2C_CLKO

  );

  input iCLK;

  input iRST_N;

  output mI2C_CTRL_CLK;

  output mI2C_CLK_DIV;

  output mI2C_CLKO;

  reg mI2C_CTRL_CLK;

  reg [15:0] mI2C_CLK_DIV;

  reg mI2C_CLKO;

  // Clock SetTIng

  parameter CLK_Freq = 50000000; //??? 50 MHz

  parameter I2C_Freq = 80000; //??? 40 KHz 25Us

  parameter I2C_Thd = 200000; //??? 5Us 200 KHz

  always@(posedge iCLK or negedge iRST_N)

  begin

  // 5000 TImes divide frequence of iCLK

  if (!iRST_N)

  begin

  mI2C_CLK_DIV 《= 0;

  mI2C_CLKO 《= 0;

  mI2C_CTRL_CLK 《= 0;

  end

  else if( mI2C_CLK_DIV 《 (CLK_Freq/I2C_Freq))

  begin

  mI2C_CLK_DIV 《= mI2C_CLK_DIV+1;

  if ((!mI2C_CTRL_CLK)&(mI2C_CLK_DIV 《 ((CLK_Freq/I2C_Freq)- (CLK_Freq/I2C_Thd))) )

  mI2C_CLKO 《= 0;

  else

  mI2C_CLKO 《= 1;

  end

  else

  begin

  mI2C_CLK_DIV 《= 0;

  mI2C_CTRL_CLK 《= ~mI2C_CTRL_CLK;

  end

  end

  endmodule

  testbench程序如下:

  module I2C_Clock_tb ;

  //parameter I2C_Thd = 200000 ;

  //parameter I2C_Freq = 80000 ;

  //parameter CLK_Freq = 50000000 ;

  wire mI2C_CTRL_CLK ;

  wire [15:0] mI2C_CLK_DIV ;

  wire mI2C_CLKO ;

  reg iRST_N ;

  reg iCLK ;

  I2C_Clock //#( I2C_Thd , I2C_Freq , CLK_Freq )

  DUT (

  .mI2C_CTRL_CLK (mI2C_CTRL_CLK ) ,

  .mI2C_CLK_DIV (mI2C_CLK_DIV ) ,

  .mI2C_CLKO (mI2C_CLKO ) ,

  .iRST_N (iRST_N ) ,

  .iCLK (iCLK ) );

  iniTIal

  begin

  iRST_N = 0;

  iCLK = 0;

  #50

  iRST_N = 1;

  end

  always

  begin

  #50 iCLK = ~iCLK;

  end

  endmodule

  modelsim仿真的波形如下:

一文解读IIC总线的FPGA实现原理及过程

  图4 IIC内部时钟仿真图

  经过计算,IIC内部所用的时钟频率为40KHz。

  2、IIC整体仿真

  相关程序在附件中。下面是仿真波形。

一文解读IIC总线的FPGA实现原理及过程

  图5 IIC整体仿真波形图

  结合上述仿真波形图和程序可以看出:

  起始位:SCLK为高电平时,SDAT由高到低,指示IIC总线传输数据的开始;

  之后,传送一个字节的数据,即4A,为从机的地址,随后,跟了一个高电平,为应答位;

  之后,传送一个字节的数据,即01,为从机地址的子地址,随后,跟了一个高电平,为应答位;

  之后,传送一个字节的数据,即08,为上面子地址寄存器配置的数据,随后,跟了一个高电平,为应答位;

  最后,为停止位,SCLK为高电平时,SDAT由低到高,指示该次IIC总线传输数据的结束。

  由仿真结果可知,当传送完一个字节后,SDAT为一个脉冲的高电平,而不是从器件先将SDAT拉低再拉高,这样也是可以的。

技术专区

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
收藏 人收藏
分享:

评论

相关推荐

中国的FPGA处于什么水准?发展前景分析

本文首先介绍了fpga突出特点与配置模式,其次介绍了fpga典型应用及全球FPGA发展概况,最后介绍...

发表于 2018-05-31 10:38 15次阅读
中国的FPGA处于什么水准?发展前景分析

MCU工程师须知的FPGA硬件属性

本文首先介绍了FPGA的硬件构造属性,其次介绍了FPGA开发流程,最后介绍了FPGA总体设计考虑的硬...

发表于 2018-05-31 10:12 33次阅读
MCU工程师须知的FPGA硬件属性

FPGA会取代DSP吗?FPGA与DSP区别介绍

本文首先分析了FPGA是否会取代DSP,其次介绍了FPAG结构特点与优势及DSP的基本结构和特征,最...

发表于 2018-05-31 09:51 37次阅读
FPGA会取代DSP吗?FPGA与DSP区别介绍

一文解读FPGA设计者的5项基本功及设计流程

本文首先介绍了FPGA发展由来,其次介绍了FPGA的硬件设计技巧及FPGA设计者的5项基本功,最后介...

发表于 2018-05-31 09:35 53次阅读
一文解读FPGA设计者的5项基本功及设计流程

为什么数据中心使用FPGA越来越多?

本文首先介绍了PGA基本特点与三大优势,其次介绍了FPGA工作原理及典型的应用领域,最后阐述了在数据...

发表于 2018-05-31 09:12 117次阅读
为什么数据中心使用FPGA越来越多?

FPGA比CPU和GPU快的原理是什么

本文首先阐述了FPGA的原理了,其次分析了FPGA比CPU和GPU快的原理,最后阐述了CPU与GPU...

发表于 2018-05-31 09:00 176次阅读
FPGA比CPU和GPU快的原理是什么

矩阵按键原理图_矩阵按键扫描实例

键盘分编码键盘和非编码键盘。键盘上闭合键的识别由专用的硬件编码器实现,并产生键编码号或键值的称为编码...

发表于 2018-05-31 05:23 13次阅读
矩阵按键原理图_矩阵按键扫描实例

FPGA学习系列:1.quartus II 13...

今天从这一篇开始给大家分享一些干货,以便大家学习FPGA,多动手,从实践中学习理论是最效果的学习方法...

发表于 2018-05-30 14:17 312次阅读
FPGA学习系列:1.quartus II 13...

从FPGA到ACAP,赛灵思再次超越自我

赛灵思是FPGA的发明者。深鉴科技提供的一个实际案例表明,赛灵思在支持非常广泛的AI应用.作为可以和...

发表于 2018-05-30 09:14 245次阅读
从FPGA到ACAP,赛灵思再次超越自我

FPGA市场现状和未来趋势如何?

本文首先介绍了PGA的发展由来及工作原理,其次介绍了FPGA基本特点及国内发展现状,最后介绍了中国F...

发表于 2018-05-30 09:02 169次阅读
FPGA市场现状和未来趋势如何?

FPGA如何从入门到高手?

本文首先介绍了FPGA的特点与FPGA芯片结构,其次分析了FPGA与ASIC及CPLD对比,最后介绍...

发表于 2018-05-30 08:39 192次阅读
FPGA如何从入门到高手?

FPGA的优点和缺点介绍_IP核在FPGA设计中...

我是MCU的长期用户和狂热者,特别是对多功能低成本MCU上有着浓厚的兴趣,这种MCU模块能够通过单芯...

发表于 2018-05-30 02:46 67次阅读
FPGA的优点和缺点介绍_IP核在FPGA设计中...

哪些场景需要传感器“耍小聪明”?

Lattice sensAI是一种结合模块化硬件套件、神经网络IP核、软件工具、参考设计和定制化设计...

发表于 2018-05-29 19:24 275次阅读
哪些场景需要传感器“耍小聪明”?

一文看懂FPGA在下一代网络架构中的重要意义

本文首先介绍了FPGA概念及与CPLD的主要区别,其次介绍了FPGA工作原理及下一代网络架构中的重要...

发表于 2018-05-29 16:41 119次阅读
一文看懂FPGA在下一代网络架构中的重要意义

#新人首问#用FPGA进行算法加速必须要开发板吗?

发表于 2018-05-29 15:31 74次阅读
#新人首问#用FPGA进行算法加速必须要开发板吗?

全国集成电路“创业之芯”24强,究竟是哪24强呢...

公司致力于开发、生产、销售中红外半导体激光芯片,包括可用于气体检测的中红外单模激光芯片、可用于军事红...

发表于 2018-05-29 15:20 313次阅读
全国集成电路“创业之芯”24强,究竟是哪24强呢...

介绍一下xilinx的开发软件vivado的仿真...

本文介绍一下xilinx的开发软件 vivado 的仿真模式, vivado的仿真暂分为五种仿真模式...

发表于 2018-05-29 13:46 418次阅读
介绍一下xilinx的开发软件vivado的仿真...

FPGA是如何实现30倍速度的云加速的?

2017年1月20日,腾讯云推出国内首款高性能异构计算基础设施FPGA云服务,利用云服务的方式将只有...

发表于 2018-05-29 13:44 508次阅读
FPGA是如何实现30倍速度的云加速的?

基于RO电路变化PUF的FPGA实现

现代密码协议规定只有授权参与者才可以获得密钥和访问信息的权限。然而,通过侵入系统泄露密码的方法层出不...

发表于 2018-05-29 11:35 207次阅读
基于RO电路变化PUF的FPGA实现

简谈Altera和Xilinx的FPGA区别

大家好,又到了每日学习的时间了,最近有很多人再问我学习FPGA到底是选择Altera的还是xilin...

发表于 2018-05-29 10:41 836次阅读
简谈Altera和Xilinx的FPGA区别

Molex 宣布收购 BittWare公司

Molex 宣布收购 BittWare, Inc.,后者是一家全球领先的计算系统的提供商,专业提供...

发表于 2018-05-29 10:29 439次阅读
Molex 宣布收购 BittWare公司

未来GPU、FPGA和SoC的重要性

云端数据中心和自动驾驶汽车等未来系统,需在运算能力上进行改善,以支持不断增加的工作负载,以及不断演进...

发表于 2018-05-29 02:45 83次阅读
未来GPU、FPGA和SoC的重要性

赛灵思的 FPGA已经翻天覆地 并且提出三大愿...

30多年过去,RossFreeman最初构建的可编程器件帝国已经发生了翻天覆地的变化,恰如人间的沧海...

发表于 2018-05-29 02:40 112次阅读
赛灵思的 FPGA已经翻天覆地  并且提出三大愿...

用A7板子进行DDR3读写,自己用verilog写了一个计数器作为输入,请问读到1456的时候开始重复,jtag也不能用是什么原因?

发表于 2018-05-28 14:27 155次阅读
用A7板子进行DDR3读写,自己用verilog写了一个计数器作为输入,请问读到1456的时候开始重复,jtag也不能用是什么原因?

Xilinx FPGA开发工具总结

在xilinx下每种操作其实都对应着一种工具,逻辑综合,网表与constraint fie的合并,布...

发表于 2018-05-28 11:42 400次阅读
Xilinx FPGA开发工具总结

ZYNQ-7000如何生成从Flash和SD卡启...

ZYNQ-7000如何生成从Flash和SD卡启动的镜像文件 将PL与PS部分一起使用,并且通过JT...

发表于 2018-05-28 11:42 363次阅读
ZYNQ-7000如何生成从Flash和SD卡启...

如何为 FPGA 供电寻找最佳解决方案

如果使用多个单独的电源,增加时序控制芯片便可实现所需的上电/关断顺序。一个例子是 LTC2924,它...

发表于 2018-05-28 11:32 83次阅读
如何为 FPGA 供电寻找最佳解决方案

浅谈FPGA 四段式状态机

四段式不是指三个always代码,而是四段程序。使用四段式的写法,可参照明德扬GVIM特色指令Ztj...

发表于 2018-05-28 10:50 54次阅读
浅谈FPGA 四段式状态机

F28377+FPGA核心板性能会怎么样?

发表于 2018-05-28 10:37 52次阅读
F28377+FPGA核心板性能会怎么样?

为什么说学好FPGA,首先要掌握HDL

荐读:如何学习FPGA 大家好。又到了每日学习的时候了,近期很多人问我该如何去学FPGA,那...

发表于 2018-05-28 09:09 613次阅读
为什么说学好FPGA,首先要掌握HDL

FPGA驱动的红外传感器,请问如何通过DM8127创建chain,并从串口输出?

发表于 2018-05-28 03:26 31次阅读
FPGA驱动的红外传感器,请问如何通过DM8127创建chain,并从串口输出?

亚马逊招聘FPGA工程师 试图进军半导体制造

近日,有消息显示,亚马逊正在招聘3个FPGA工程师职位,其中一条要求就是必须要曾在FPGA芯片供应商...

发表于 2018-05-27 18:26 291次阅读
亚马逊招聘FPGA工程师 试图进军半导体制造

加速到来的未来_通过定制化软件提高工作流程

近日,在 NIWEEK 2018上, NI 市场副总裁Luke Schreier做了题为《加速到来的...

发表于 2018-05-26 09:35 531次阅读
加速到来的未来_通过定制化软件提高工作流程

看LabVIEW之父谈论未来LabVIEW的软件...

日前,在 NIWEEK 2018上, NI 共同创始人、Fellow、有着 LabVIEW 之父称号...

发表于 2018-05-26 09:25 1410次阅读
看LabVIEW之父谈论未来LabVIEW的软件...

FPGA发展阶段: 容量和速度提升_功耗和价格降...

探索FPGA 发展的不同时代 作者:Steve Trimberger,赛灵思公司,美国电子电气工程师...

发表于 2018-05-26 01:52 327次阅读
FPGA发展阶段: 容量和速度提升_功耗和价格降...

嵌入式工程师为何要选用FPGA?

在一个领域中,如果唯一不变的是变化,那么不需要对电子技术和设计方法的发展变化做多少回顾,就能见证到变...

发表于 2018-05-25 16:53 487次阅读
嵌入式工程师为何要选用FPGA?

FPGA的DCM时钟管理单元概述

有些FPGA学习者,看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL,其实...

发表于 2018-05-25 15:43 535次阅读
FPGA的DCM时钟管理单元概述

聊一聊FPGA的片内资源相关知识

大家好,到了每日学习的时间了。今天我们来聊一聊FPGA的片内资源相关知识。 主流的FPGA仍是基于查...

发表于 2018-05-25 14:11 899次阅读
聊一聊FPGA的片内资源相关知识

基于北斗卫星系统的机载高速摄像机时间同步器

在民用飞机飞行试验中,为了保证图像测试数据的准确可靠,机上图像测试系统中不同测试设备时间需要严格的统...

发表于 2018-05-25 08:24 419次阅读
基于北斗卫星系统的机载高速摄像机时间同步器

请问FPGA可以和DSP的vpif直接相连么?

发表于 2018-05-25 05:07 76次阅读
请问FPGA可以和DSP的vpif直接相连么?

FPGA设计中为什么自适应均衡器是收发器设计关键...

在,大家都认为串行链路的构建难度大,尤其是对10Gb以上的系统,您必须解决系统中的插入损耗,反射串扰...

发表于 2018-05-24 16:52 144次阅读
FPGA设计中为什么自适应均衡器是收发器设计关键...

英特尔 FPGA释放数据潜能 加速从云到边缘的成...

英特尔® 现场可编程门阵列(FPGA)继续在市场中保持强劲的发展势头。配合英特尔®处理器,FPGA释...

发表于 2018-05-24 16:17 1208次阅读
英特尔 FPGA释放数据潜能 加速从云到边缘的成...

Xilinx FPGA在仪器仪表中的应用

2013首届仪器仪表器件选型技术研讨会(http://www.eepw.com.cn/event/a...

发表于 2018-05-24 15:53 195次阅读
Xilinx FPGA在仪器仪表中的应用

赛灵思Virtex-7 GTX收发器演示

赛灵思Virtex-7 GTX收发器演示

发表于 2018-05-24 13:49 242次阅读
赛灵思Virtex-7 GTX收发器演示

利用 AccelDSP 和 System Gen...

此次为期30分钟的视频演示介绍了 Xilinx 提供的 DSP 设计工具。我们从带有浮点 MATLA...

发表于 2018-05-24 13:47 303次阅读
利用 AccelDSP 和 System Gen...

首款内置ARM硬核的FPGA

Zynq出来有一定市场,但是这个市场不是传统FPGA的主流市场,而是为了和微处理抢一些控制领域的市场...

发表于 2018-05-24 11:48 510次阅读
首款内置ARM硬核的FPGA

请问为什么我在选择FPGA终端Vi的执行模式的时候,第三方仿真器是灰色的呢?那怎么才能使用第三方仿真器啊?

发表于 2018-05-24 08:38 105次阅读
请问为什么我在选择FPGA终端Vi的执行模式的时候,第三方仿真器是灰色的呢?那怎么才能使用第三方仿真器啊?

CPLD和FPGA两者的区别

CPLD和FPGA都是我们经常会用到的器件。有的说有配置芯片的是FPGA,没有的是CPLD;有的说逻...

发表于 2018-05-24 02:03 134次阅读
CPLD和FPGA两者的区别

IS61WV5128BLL 这个SRAM读写能否到10ns以内?

发表于 2018-05-23 16:21 193次阅读
IS61WV5128BLL  这个SRAM读写能否到10ns以内?

比较 Xilinx® Virtex®-7FPGA...

设计人员呼吁提升10G+ 芯片到芯片和背板性能, 依赖接收机均衡来补偿信号失真。观看视频, 并排比较...

发表于 2018-05-23 15:47 196次阅读
比较 Xilinx® Virtex®-7FPGA...

Vivado UltraFast设计方法中文版讲...

这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法...

发表于 2018-05-23 15:47 243次阅读
Vivado UltraFast设计方法中文版讲...

XILINX推出All Programmable...

Xilinx 宣布启动一项将软件、模型、平台和基于 IP 的设计环境融为一体的抽象化计划,致力于让系...

发表于 2018-05-23 15:47 230次阅读
XILINX推出All Programmable...

如何将FPGA程序固化到外部Flash存储器

发表于 2018-05-23 15:10 282次阅读
如何将FPGA程序固化到外部Flash存储器

FPGA几大厂商介绍,你知道的有哪些呢?

前言:有的同学在学习fpga,但是你知道fpga的几大厂商有哪些么,今天我们就来聊聊比较知名的fpg...

发表于 2018-05-23 09:24 723次阅读
FPGA几大厂商介绍,你知道的有哪些呢?

如何将FPGA程序固化到外部Flash存储器

在我们刚开始学习FPGA的时候,我们一般都是将编译后生成的.sof文件(针对于Altera器件)通过...

发表于 2018-05-23 09:22 1166次阅读
如何将FPGA程序固化到外部Flash存储器

FPGA器件的时钟设计

一般情况下,FPGA器件内部的逻辑会在每个时钟周期的上升沿执行一次数据的输入和输出处理,而在两个时钟...

发表于 2018-05-23 05:56 137次阅读
FPGA器件的时钟设计

基于fft算法的MATLAB仿真

该方法易于在FPGA上实现相关算法,比直接用相乘来得简单,而且但相关点数越多计算量相对而言比直接求解...

发表于 2018-05-23 04:34 117次阅读
基于fft算法的MATLAB仿真

Kintex7的SERDES的结构图 CPRI应...

Kintex7系列的GTX,以其良好的性能和功耗表现,已经成为业界FPGA选型时的明星。由于其良好的...

发表于 2018-05-23 01:29 68次阅读
Kintex7的SERDES的结构图 CPRI应...

莱迪思半导体超低功耗FPGA解决方案助力机器学习...

全新的毫瓦级功耗FPGA解决方案为机器学习推理在大众市场物联网应用中实现快速部署创造机遇。

发表于 2018-05-22 17:04 857次阅读
莱迪思半导体超低功耗FPGA解决方案助力机器学习...

Stratix 10 SoC FPGA器件案例(...

Intel公司的Stratix 10 SoC FPGA系列采用14nm三栅极(FinFET)和异构三...

发表于 2018-05-22 11:19 107次阅读
Stratix 10 SoC FPGA器件案例(...

荐读:如何学习FPGA?为什么你会觉得FPGA难...

很多人问我该如何去学FPGA,那么今天咱们就来聊一聊。 一、入门首先要掌握HDL(HDL=veril...

发表于 2018-05-22 10:43 1036次阅读
荐读:如何学习FPGA?为什么你会觉得FPGA难...

Altera® MAX® 10 FPGA介绍(特...

Altera公司的MAX 10器件是单片非易失低成本可编逻辑器件(PLD),具有内部存储可配置的双闪...

发表于 2018-05-22 10:11 123次阅读
Altera® MAX® 10 FPGA介绍(特...

FPGA向TMS320C6678发送Doorbell中断时,只能接收999次Doorbell中断,但在ChipScope中能观察到Doorbell仍在发送,这是哪里出了问题?

发表于 2018-05-22 09:17 340次阅读
FPGA向TMS320C6678发送Doorbell中断时,只能接收999次Doorbell中断,但在ChipScope中能观察到Doorbell仍在发送,这是哪里出了问题?

基于FPGA自动识别LED显示屏扫描和走线

LED是发光二极管(Light Emitting diode)的英文缩写,早期的L E D产品是单个...

发表于 2018-05-22 04:06 146次阅读
基于FPGA自动识别LED显示屏扫描和走线

简谈FPGA研发设计相关规范(企业中很实用)

大家好!又到了每日学习的时间了,今天我们聊一聊FPGA做开发的时候,有哪些设计规范,从文档到工程建立...

发表于 2018-05-21 14:56 217次阅读
简谈FPGA研发设计相关规范(企业中很实用)

FPGA中不可综合语句 相关知识

大家好,又到了每日学习的时间了,今天我们来聊一聊FPGA中不可综合语句 相关知识。 (1)所有综合工...

发表于 2018-05-21 14:56 474次阅读
FPGA中不可综合语句 相关知识

FPGA常见的警告以及处理方法

FPGA常见的警告以及处理方法 1.Found clock-sensitive change dur...

发表于 2018-05-21 14:53 638次阅读
FPGA常见的警告以及处理方法

国产FPGA翻身做主人 技术实现质的飞跃

虽然这两款FPGA和赛灵思、阿尔特拉这样的巨头差距很大,但从FPGA规模上看,已经超出现有的国产FP...

发表于 2018-05-21 11:04 169次阅读
国产FPGA翻身做主人 技术实现质的飞跃

MIPSfpga软核处理器IP设计方案

很多计算机专业的学生都只是在理论层次学习计算机体系结构方面的知识,比如数据路径、控制结构和存储系统等...

发表于 2018-05-21 10:17 917次阅读
MIPSfpga软核处理器IP设计方案

分享FPGA设计中信号完整性需要注意的几个方面

FPGA设计需注意的方方面面 目前市场上有几百种关于信号完整性和降噪的书。如果你是个新手或者需要一...

发表于 2018-05-20 10:52 378次阅读
分享FPGA设计中信号完整性需要注意的几个方面

英特尔FPGA为人工智能(AI)提供推理性能

新特性:在近日举行的 Microsoft Build 大会上,Microsoft推出了 基于 Pro...

发表于 2018-05-20 00:10 147次阅读
英特尔FPGA为人工智能(AI)提供推理性能

SDSoC开发工具让FPGA SoC的应用更简单...

该用什么硬件平台去做 Design-In?这是电子工程师在设计开发之初绕不过去的问题。专用芯片ASI...

发表于 2018-05-19 09:34 351次阅读
SDSoC开发工具让FPGA SoC的应用更简单...

对比ARM、DSP,深入了解FPGA

自1985年首款FPGA诞生以来,FPGA已经是一名在电子信息领域征战了30年的老兵,这名战功赫赫的...

发表于 2018-05-18 11:07 996次阅读
对比ARM、DSP,深入了解FPGA

关于基于FPGA的高光效单片彩色LCD投影机的设...

显示技术正朝着大屏幕、高清晰度、高亮度和高分辨率的方向发展。通常说来,将屏幕显示面对角线尺寸在1米(...

发表于 2018-05-18 10:17 110次阅读
关于基于FPGA的高光效单片彩色LCD投影机的设...

如何使用QuartusⅡ软件来编写FPGA?

本文主要详细介绍了使用QuartusⅡ软件来编写FPGA的方法及步骤,另外还介绍了Quartus I...

发表于 2018-05-18 10:11 564次阅读
如何使用QuartusⅡ软件来编写FPGA?

一文读懂Zynq-7000能干什么及其设计流程

oC 这个术语常用于指专用集成电路 (Application Specific Integrated...

发表于 2018-05-18 07:21 193次阅读
一文读懂Zynq-7000能干什么及其设计流程

Zynq-7000的应用领域:汽车/通信系统/机...

因为Zynq-7000 PS(Processing System)端嵌入了Cortex-A9 ARM...

发表于 2018-05-18 07:07 216次阅读
Zynq-7000的应用领域:汽车/通信系统/机...

教你如何降低TCO的同时提高数据中心性能_轻松实...

为了简化并提升这些 FPGA 加速解决方案的优势,英特尔以前所未有的全新方法,将硬件平台、软件加速堆...

发表于 2018-05-18 06:31 157次阅读
教你如何降低TCO的同时提高数据中心性能_轻松实...

入门级FPGA学习平台伴你玩转Altera FP...

FPGA实验平台是特权同学和至芯科技携手打造的一款基于Altera Cyclone IV FPGA器...

发表于 2018-05-18 06:10 94次阅读
入门级FPGA学习平台伴你玩转Altera FP...

基于STM32内置ADC实现简易示波器的程序设计...

ADC转换:STM32增强型芯片内置的2个独立ADC,可以有16个通道,并且2个通道可以并行的同步采...

发表于 2018-05-18 01:44 272次阅读
基于STM32内置ADC实现简易示波器的程序设计...

一文读懂FPGA中的除法运算及初识AXI总线

FPGA中的硬件逻辑与软件程序的区别,相信大家在做除法运算时会有深入体会。若其中一个操作数为常数,可...

发表于 2018-05-18 01:15 108次阅读
一文读懂FPGA中的除法运算及初识AXI总线

LTE-A相关的硬件开发

发表于 2018-05-17 20:01 311次阅读
LTE-A相关的硬件开发

e络盟推出两款德州仪器参考设计

e络盟推出两款德州仪器参考设计,为Xilinx® Zynq® UltraScale+ MPSoC系列...

发表于 2018-05-17 10:44 233次阅读
e络盟推出两款德州仪器参考设计

基于FPGA控制AD9854产生正弦波

本文首先介绍了ad9854的工作原理,其次介绍了两款AD9854应用电路图,最后介绍了基于FPGA控...

发表于 2018-05-17 09:53 159次阅读
基于FPGA控制AD9854产生正弦波

学习FPGA需要留意,很实用不看会后悔

大家好,又到了每日学习的时候了。自1985年问世以来,FPGA这种可编程逻辑器件凭借在性能、上市时间...

发表于 2018-05-17 09:30 1244次阅读
学习FPGA需要留意,很实用不看会后悔

简谈同步复位和异步复位

大家好,谈到同步复位和异步复位,那咱们就不得不来聊一聊复位这个词了。在数字逻辑电路设计中,电路通过复...

发表于 2018-05-17 09:30 570次阅读
简谈同步复位和异步复位

英特尔FPGA 助力Microsoft Azur...

在近日举行的 Microsoft Build 大会上,Microsoft推出了 基于 Project...

发表于 2018-05-16 17:25 1109次阅读
英特尔FPGA 助力Microsoft Azur...

高性能计算、金融领域应用和低延时交易的FPGA解...

无论您的设计在硬件上遇到什么工程问题,我们的FPGA平台都可以比市场上其他任何FPGA平台提供更快的...

发表于 2018-05-16 16:08 335次阅读
高性能计算、金融领域应用和低延时交易的FPGA解...

一文详解Quartus II自动添加管脚分配的方...

将Quartus II中FPGA管脚的分配及保存方法做一个汇总。本文首先介绍了FPGA 的管脚分配方...

发表于 2018-05-16 11:44 363次阅读
一文详解Quartus II自动添加管脚分配的方...

DRAM、FPGA、集成电路总体和光刻设备领域的...

近日,中国集成电路知识产权联盟秘书处纲正知识产权中心发布了《集成电路专利态势报告(2018版)》。该...

发表于 2018-05-16 01:24 598次阅读
DRAM、FPGA、集成电路总体和光刻设备领域的...

中国电科和中国电子在FPGA上取得的技术突破非常...

也许有人会说,既然是“万能芯片”,直接买FPGA把代码烧进去不就得了,何必专门去流片呢?这主要是因为...

发表于 2018-05-15 09:35 882次阅读
中国电科和中国电子在FPGA上取得的技术突破非常...

如何利用FPGA设计来验证和加快你的设计过程

如果处理器和现场可编程门阵列FPGA全部由同样的电压供电运行,并且不需要排序和控制等特殊功能的话,会...

发表于 2018-05-14 09:01 649次阅读
如何利用FPGA设计来验证和加快你的设计过程

微软发布了最新的基于FPGA的Project B...

从借助FPGA实现更高效的计算处理的想法诞生,到Project Brainwave公开预览版的发布,...

发表于 2018-05-11 14:22 672次阅读
微软发布了最新的基于FPGA的Project B...

几个FPGA时序优化简单技巧

当然FPGA里实际不必这样,打个比方,两个xbit的数据做比较,若芯片内是4输入LUT,若有pipe...

发表于 2018-05-11 10:35 264次阅读
几个FPGA时序优化简单技巧

阿里云新型FPGA云服务器 F3 正式上线邀测

该产品基于自研超高性能 FPGA 加速卡打造,可在云上实现 FPGA 加速业务的快速研发、安全分发、...

发表于 2018-05-11 07:18 173次阅读
阿里云新型FPGA云服务器 F3 正式上线邀测

基于FPGA的DCM时钟管理单元概述

DCM一般和BUFG配合使用,要加上BUFG,应该是为了增强时钟的驱动能力。DCM的一般使用方法是,...

发表于 2018-05-11 03:53 170次阅读
基于FPGA的DCM时钟管理单元概述

学习FPGA 首先要知道哪些

开始了第一个独立项目的研制,FPGA选型当然是已经固定了,我就围着这款FPGA给他添油加醋,希望能让...

发表于 2018-05-10 13:49 282次阅读
学习FPGA 首先要知道哪些

FPGA、PLD、CPLD之间的杂乱关系

fpga你可以理解成把一堆逻辑器件比如与门,或门,选择器等放在一个盒子里,盒子周围就是片子的引脚。通...

发表于 2018-05-10 13:47 339次阅读
FPGA、PLD、CPLD之间的杂乱关系

FPGA的基本工作原理 Xilinx和Alter...

查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4...

发表于 2018-05-10 13:37 349次阅读
FPGA的基本工作原理 Xilinx和Alter...

FPGA行业的发展靠自力更生

2018年上半年对于中国半导体行业而言是多事之秋,发生了几件让国人深入思考的大事。我作为IC产业的逃...

发表于 2018-05-10 11:19 662次阅读
FPGA行业的发展靠自力更生