- 设计和调试高速存储器接口的高效设计流程模型介绍

此外，我们还设计自己的定制BIST模块，用来对存储器进行全面的测试，这就要通过使用各种数据模式读/写每个存储器的位置，包括0、F、A、5、walking 0、walking 1、顺序数据和伪随机二进制序列（PRBS）数据等。BIST电路在主机接口控制下运行并报告所发现的任何错误。BIST电路可存储所发现的任何数据错误的地址，并发出哪个或哪些数据位是错误的信号。图2显示了通用设计的方框图，MIG内核对应于电路板上特定的DDR-II SRAM、DDR2 SDRAM或QDR-II SRAM存储器。

需要反复强调的是，任何FPGA存储器接口要正常运行，就必须遵循FPGA和存储器的PCB布局建议。必须让器件之间的轨道长度相匹配，尽可能地减少偏移，同时也有必要尽可能地减少信号之间的串扰，为所有器件提供适当的去耦。FPGA和存储器有许多电源，通常采用开关稳压器和线性稳压器的组合方式进行供电，应根据制造商的产品使用指南确保所有这些器件正常运行。您虽然需要花时间研究FPGA和存储器的电源的原理图及布局方面的详细信息，但会显著缩短调试时间，可谓磨刀不误砍柴工。

下面，我们来进一步分析使用前述BIST电路测试中出现误码的三个存储器实例。全部实例均出现类似的症状，也就是在存储器成功校准后出现误码。然而每个实例中的出错的原因各异。我们通过反复运行BIST测试器发现了这些误码。还有一点需要指出的是，所有电路板都成功通过了JTAG测试。

实例1：连接DDR-II SRAM的VIRTEX-4电路板

该电路板采用的Virtex-4 FPGA连接了一个运行频率为200 MHz的 DDR-II SRAM存储器。在存储器接口成功校准后，并开始进行BIST测试时，出现了单误码。这种错误出现在不同的存储器位置和数据字中的不同比特位置。

我们所做的第一件事就是测量所有FPGA和存储器的电源，发现其都在正确的电压规范内运行。我们再检查电路板上的振荡器，其频率也正确，信号也没有过多的抖动。接下来我们决定在进行BIST测试时使用示波器再次检查电压。

存储器电源电压VDD采用1.8V稳压器供电，我们发现稳压器的输出电压出现过多的纹波，超出了存储器的电压规范要求。我们检查稳压器电路，发现其输出平滑电容的值不准确，仅为要求的10%。我们用准确的值加以替代，纹波下降至可接受的水平，这样输出电压就在规范要求以内，误码也消失了。