电子发烧友网>可编程逻辑>FPGA/ASIC技术> > 正文

FPGA设计约束技巧之XDC约束之I/O篇 (上)

2017年11月17日 18:54 次阅读

I/O 约束的语法

XDC 中可以用于 I/O 约束的命令包括 set_input_delay / set_output_delay 和set_max_delay / set_min_delay 。其中,只有那些从 FPGA 管脚进入和/或输出都不经过任何时序元件的纯组合逻辑路径可以用 set_max_delay / set_min_delay 来约束,其余 I/O 时序路径都必须由set_input_delay / set_output_delay 来约束。如果对 FPGA 的 I/O 不加任何约束,Vivado 会缺省认为时序要求为无穷大,不仅综合和实现时不会考虑 I/O 时序,而且在时序分析时也不会报出这些未约束的路径。

本文以下章节将会着重讨论 XDC 接口约束和时序分析的基础,介绍如何使用set_input_delay / set_output_delay 对 FPGA 的 I/O 时序进行约束。

Input 约束

Vivado使用误区与进阶——XDC约束技巧之I/O篇 (上)

 

上图所示 set_input_delay 的基本语法中, 是想要设定 input 约束的端口名,可以是一个或数个 port;-clock 之后的 指明了对 时序进行分析所用的时钟,可以是一个 FPGA 中真实存在的时钟也可以是预先定义好的虚拟时钟;-max 之后的 描述了用于 setup 分析的包含有板级走线和外部器件的延时;-min 之后的 描述了用于 hold 分析的包含有板级走线和外部器件的延时。

上述这些选项是定义 Input 约束时必须写明的,还有少数几个可选项,如 -add_delay和 -clock_fall 用于 DDR 接口的约束。

Output 约束

Vivado使用误区与进阶——XDC约束技巧之I/O篇 (上)

 

上图所示 set_output_delay 的基本语法中, 是想要设定 output 约束的端口名,可以是一个或数个 port;-clock 之后的 指明了对 时序进行分析所用的时钟,可以是一个 FPGA 中真实存在的时钟也可以是预先定义好的虚拟时钟;-max 之后的 描述了用于 setup 分析的包含有板级走线和外部器件的延时;-min之后的 描述了用于 hold 分析的包含有板级走线和外部器件的延时。

上述这些选项是定义 Output 约束时必须写明的,还有少数几个可选项如 -add_delay和 -clock_fall 用于 DDR 接口的约束。

Setup/Hold 时序分析

我们知道约束是为了设计服务,而设置好的约束必须在时序报告中加以验证。所以,怎样理解时序分析中的检查规则就成了重中之重,这一点对 I/O 约束来说尤为重要。理解时序分析工具如何选取路径分析的发送端(Launch)和接收端(Capture)时钟沿(Clock Edges),在 Setup 和 Hold 分析时又有怎样的具体区别,以及这些数字在时序报告中如何体现等等是设置正确 I/O 约束的基础。

更具体的时序分析方法以及如何深入解读时序报告等内容将会在后续另开主题文章详述,这里仅就 Setup/Hold 分析时对时钟边沿的选择加以描述,便于以下章节的展开。

Setup 时序分析
同步电路设计中,一般情况下,数据在时钟上升沿发送,在下一个时钟上升沿接收,发送的时钟沿称作 Launch Edge,接收沿称作 Capture Edge。时序分析中的 Setup Check 跟Capture Edge 的选择息息相关。

在 SDR 接口的 setup 分析中,工具如下图这样识别发送和接收时钟沿。

Vivado使用误区与进阶——XDC约束技巧之I/O篇 (上)

 

而在 DDR 接口的 setup 分析中,因为数据是双沿采样,所以发送和接收时钟沿变成上升(下降)沿发送,下降(上升)沿接收。

Vivado使用误区与进阶——XDC约束技巧之I/O篇 (上)

 

Hold 时序分析

Vivado使用误区与进阶——XDC约束技巧之I/O篇 (上)

 

Hold Check 主要是为了保证数据在接收(采样)端时钟沿之后还能稳定保持一段时间,对 Hold 分析而言,同一个时钟沿既是 Launch Edge 也是 Capture Edge,这一点对 SDR和 DDR(不论是中心对齐还是边沿对齐)都一样。

123下一页全文

本文导航

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

AccelerComm宣布基于Silicom N...

将符合O-RAN标准的第1层加速器和服务器平台相结合,可创建解决方案,使用更少的资源和功耗显着提高5....
发表于 2021-09-07 09:21 47次阅读
AccelerComm宣布基于Silicom N...

资料分享:FPGA高手设计实战真-经100则(中文版和英文版)

FPGA方向的进阶书籍(Xilinx方向): [code]//------简介 [美] Evgeni Stavinov 著,朱江,尹廷辉,乔庐峰 等...
发表于 2021-09-06 20:10 101次阅读
资料分享:FPGA高手设计实战真-经100则(中文版和英文版)

FPGA芯片配置分类及配置方式

广义的来说,FPGA的配置包括直接使用下载电缆对FPGA器件进行编程、对外部EEPROM和FLASH....
发表于 2021-09-06 09:41 231次阅读
FPGA芯片配置分类及配置方式

Achronix和Signoff半导体携手为人工...

随着人工智能和机器学习高效处理算法的设计复杂性日益提高,客户需要与经验丰富的设计服务公司合作,这些公....
发表于 2021-09-03 16:58 1101次阅读
Achronix和Signoff半导体携手为人工...

为低功耗、高性能通用FPGA树立行业“新标杆”

Nexus平台代表了低功耗FPGA技术在近十年内最重要的更新。作为Nexus家族的最新成员,Cert....
发表于 2021-09-03 09:29 2567次阅读
为低功耗、高性能通用FPGA树立行业“新标杆”

FPGA的接口配置如何进行配置?

NOR闪存已作为FPGA(现场可编程门列阵)的配置器件被广泛部署。其为FPGA带来的低延迟和高数据吞吐量特性使...
发表于 2021-09-03 07:00 101次阅读
FPGA的接口配置如何进行配置?

【含案例源码】IMX8基于FlexSPI、PCI...

前 言本文主要介绍i.MX 8M Mini基于FlexSPI、PCIe与FPGA的高速通信案例。本文....
发表于 2021-09-02 17:29 78次阅读
【含案例源码】IMX8基于FlexSPI、PCI...

Microchip发布智能高级合成(HLS)工具...

SmartHLS工具所需的代码行数是同等RTL设计的十分之一,而且由此产生的代码更容易阅读、理解、测....
发表于 2021-09-02 16:00 688次阅读
Microchip发布智能高级合成(HLS)工具...

串口传输“阻塞”怎么办?一招教你解决

本文在探讨传统数据收发不足之后,介绍如何使用带 FIFO 的串口来减少接收中断次数,通过一种自定义通讯协议格式,...
发表于 2021-09-02 15:24 101次阅读
串口传输“阻塞”怎么办?一招教你解决

基于Xilinx的XCKU115-3-FLVF1...

一、板卡概述        本板卡系我公司自主研发,采用Xilinx公司的XCKU115-3-FLV....
发表于 2021-09-02 15:06 29次阅读
基于Xilinx的XCKU115-3-FLVF1...

NIOS II 软核怎么控制FPGA芯片的引脚?

查看一些资料说是通过PIO配置,但是一直搞不懂是怎么控制的?希望有前辈详细讲解一下。 ...
发表于 2021-09-02 13:43 160次阅读
NIOS II 软核怎么控制FPGA芯片的引脚?

贸泽备货丰富多样的Microchip Techn...

Microchip Technology LoRa®解决方案提供sub-GHz射频频段的远程云连接功....
发表于 2021-09-01 15:28 1648次阅读
贸泽备货丰富多样的Microchip Techn...

比科奇ORANIC板卡获行业大奖,5G小基站部署...

ORANIC板卡集成了四颗即将上市的PC802芯片,可提供四个25G以太网SFP连接器,从而可以通过....
发表于 2021-08-31 14:40 2167次阅读
比科奇ORANIC板卡获行业大奖,5G小基站部署...

简谈FPGA三大厂商工具绑定外部编辑器

发表于 2021-08-30 15:37 202次阅读
简谈FPGA三大厂商工具绑定外部编辑器

基于FPGA的GNN加速器顶层架构

接上一篇...... GNN加速器顶层架构 此GNN加速器是为GraphSAGE算法设计的,但是它的....
发表于 2021-08-27 09:44 3477次阅读
基于FPGA的GNN加速器顶层架构

用fpga实现永磁同步电机控制

武汉加油 共渡难关点击下面标题,了解通知详情第九届电工技术前沿问题学术论坛征文通知永磁同步电机的无传感器控制在低...
发表于 2021-08-27 06:25 0次阅读
用fpga实现永磁同步电机控制

自适应计算助力智能安防快速升级

近年,随着自动驾驶和5G的兴起,以及云计算和互联网的发展,我们看到应用市场正在经历着前所未有的需求变....
发表于 2021-08-26 11:44 67次阅读
自适应计算助力智能安防快速升级

专为汽车应用优化的莱迪思Certus-NX FP...

Certus-NX FPGA非常适合汽车应用,如马达控制、车载信息娱乐(IVI)系统中的LED控制、....
发表于 2021-08-26 11:20 775次阅读
专为汽车应用优化的莱迪思Certus-NX FP...

FPGA外设DDR2/DDR3硬件设计相关内容

引言:本文我们介绍FPGA外设DDR2/DDR3硬件设计相关内容,包括PCB板层数估计,信号端接、信....
发表于 2021-08-26 10:12 303次阅读
FPGA外设DDR2/DDR3硬件设计相关内容

这个可扩展视频分析解决方案有啥亮点

传统边缘视频分析解决方案往往受到性能挑战的限制,当公司需要主动进行实时决策时,不得不接受一种被动的数....
发表于 2021-08-25 16:35 2034次阅读
这个可扩展视频分析解决方案有啥亮点

人工智能正在改变物流自动化的方式,将为劳动密集型...

将人工智能引入物流自动化将大大增强人工智能的影响力。人工智能可以减少常见的半技能任务(如对产品进行分....
发表于 2021-08-25 14:49 956次阅读
人工智能正在改变物流自动化的方式,将为劳动密集型...

【FPGA开发者项目连载】星核计划之复刻文曲星

感觉最近星核计划没啥动静了, 我再来放一个新坑, 其实已经完成度较高了. 这次是把我以前的软件模拟移植到硬件上来, 用...
发表于 2021-08-25 09:41 303次阅读
【FPGA开发者项目连载】星核计划之复刻文曲星

基础不牢,谈什么“国产替代”

电子发烧友网报道(文/黄山明)就在前段时间,想要了解一下国内半导体市场的近况,因此找到了一家国内半导....
发表于 2021-08-25 09:17 2998次阅读
基础不牢,谈什么“国产替代”

InnovateFPGA全球创新设计大赛火热报名...

随着联网设备和数据的日益丰富,无疑将对能源、资源的使用,以及环境产生全球性的影响。可持续发展已成为当....
发表于 2021-08-24 18:37 2066次阅读
InnovateFPGA全球创新设计大赛火热报名...

「含关键代码」基于AM3352/AM3354/AM3359的Linux开发案例分享

目录1. tl_led_flash案例1.1 案例功能1.2 操作说明1.3 关键代码2. tl_key_test案例2.1 案例功能2.2 操作说明2.3 关键代...
发表于 2021-08-24 13:50 909次阅读
「含关键代码」基于AM3352/AM3354/AM3359的Linux开发案例分享

自动驾驶汽车的发展现状与挑战

近来,特斯拉、蔚来等厂商的自动驾驶都出现了一些事故,自动驾驶不仅是一项新的汽车功能,对于汽车驾驶的测....
发表于 2021-08-24 11:50 1286次阅读
自动驾驶汽车的发展现状与挑战

荐读:FPGA设计经验之图像处理

发表于 2021-08-23 17:20 480次阅读
荐读:FPGA设计经验之图像处理

基于FPGA的自适应阈值分割算法实现

在图像预处理中经常会碰到图像分割问题,把感兴趣的目标从背景图像中提取出来,而经常使用的是简单的全局阈....
发表于 2021-08-23 16:27 1493次阅读
基于FPGA的自适应阈值分割算法实现

基于Verilog的“自适应”形态学滤波算法实现

一、背景介绍 基于二值图像的滤波算法即形态学滤波,在图像目标采集的预处理中经常被使用到,针对不同的使....
发表于 2021-08-23 16:17 1293次阅读
基于Verilog的“自适应”形态学滤波算法实现

基于Zynq的嵌入式开发流程

基于Zynq的嵌入式开发流程Xilinx Zynq SoC 是集成了FPGA和硬核处理器的特殊SoC,它与一般FPGA的最大不...
发表于 2021-08-23 08:15 0次阅读
基于Zynq的嵌入式开发流程

小鸟科技借助Xilinx Kintex® FPG...

赛灵思FPGA平台出色的性能和简洁易用的 Vivado™开发工具,助力小鸟科技将业界领先的专业音视频....
发表于 2021-08-20 14:22 678次阅读
小鸟科技借助Xilinx Kintex® FPG...

借助自适应加速平台打造能适应快速环境变化的机器人

随着机器人能够适应不断改变的环境,它们的价值和潜在影响也在迅速攀升。
发表于 2021-08-20 14:19 1208次阅读
借助自适应加速平台打造能适应快速环境变化的机器人

FPGA与GPU计算存储加速对比:单位功耗性能考...

使用或者不使用机器学习辅助的分析以及验证,都可以借助计算存储器件进行加速。
发表于 2021-08-20 11:57 2732次阅读
FPGA与GPU计算存储加速对比:单位功耗性能考...

Xilinx赋能深维科技GIF2WebP动图方案...

Xilinx® Alveo™ U200加速卡助力深维科技 (DeePoly)ThunderImage....
发表于 2021-08-20 11:52 1295次阅读
Xilinx赋能深维科技GIF2WebP动图方案...

FPGA、Verilog HDL与VHDL的优缺...

Verilog HDL 优点:类似C语言,上手容易,灵活。大小写敏感。在写激励和建模方面有优势。 缺....
发表于 2021-08-20 10:03 271次阅读
FPGA、Verilog HDL与VHDL的优缺...

一文看懂FPGA行业 5G技术更新迭代 驱动FP...

作者:国信证券
发表于 2021-08-19 17:20 3857次阅读
一文看懂FPGA行业 5G技术更新迭代 驱动FP...

如何解决FPGA引脚与LVDS信号相连时兼容性的...

很多工程师在使用Xilinx开发板时都注意到了一个问题,就是开发板中将LVDS的时钟输入(1.8V电....
发表于 2021-08-19 10:08 1755次阅读
如何解决FPGA引脚与LVDS信号相连时兼容性的...

FPGA新产品:带RISC-V硬核的FPGA系统...

不久前,Microchip发布新闻稿介绍了其新的中等带宽现场可编程门阵列(FPGA)和FPGA系统级....
发表于 2021-08-18 10:07 4132次阅读
FPGA新产品:带RISC-V硬核的FPGA系统...

逻辑层接口的IO口如何使用

上篇博文:【FPGA】SRIO IP核系统总览以及端口介绍(一)(User Interfaces 之....
发表于 2021-08-18 09:35 1806次阅读
逻辑层接口的IO口如何使用

FPGA厂商京微齐力入选北京市2021年度第三批...

日前,北京市经济和信息化局发布了关于对北京市2021年度第三批拟认定“专精特新”中小企业名单进行公示....
发表于 2021-08-17 16:02 1947次阅读
FPGA厂商京微齐力入选北京市2021年度第三批...

可编程逻辑器件随着半导体集成电路的4个阶段

可编程逻辑器件伴随着半导体集成电路的发展而不断发展,其发展可以划分为以下4个阶段。
发表于 2021-08-17 09:16 3689次阅读
可编程逻辑器件随着半导体集成电路的4个阶段

澎峰Artix 7 FPGA开发套件新品上线 奉...

新款的RV开发板,已经新鲜出炉啦!这次带来的 Perf-V1开发板 ,既可以学习 FPGA编程 ,也....
发表于 2021-08-16 14:18 3161次阅读
澎峰Artix 7 FPGA开发套件新品上线 奉...

浅谈集成FPGA的两种方式:eFPGA(SoC)...

目前流行的两种集成方案分别是embedded FPGA(以下简称eFPGA集成方案)以及FPGA C....
发表于 2021-08-16 09:53 2081次阅读
浅谈集成FPGA的两种方式:eFPGA(SoC)...

FPGA的特点和优势

基于上述特点,FPGA芯片早期作为ASIC芯片的半定制化电路替代品应用于部分场景中,近年来,随着微软....
发表于 2021-08-16 09:20 333次阅读
FPGA的特点和优势

Lattice基于三星28nm FD-SOI平台...

Lattice基于三星28nm FD-SOI平台推出了一系列FPGA产品,包括在嵌入式视频方面应用比....
发表于 2021-08-14 10:07 3387次阅读
Lattice基于三星28nm FD-SOI平台...

FPGA与GPU计算存储单位功耗性能

为了提升计算基础设施的性能,并紧跟数据分析与 AI 不断攀升的需求,众多企业将硬件加速视为主要的解决....
发表于 2021-08-13 17:45 4494次阅读
FPGA与GPU计算存储单位功耗性能

FPGA中浮点运算定标实现方法

有些FPGA中是不能直接对浮点数进行操作的,只能采用定点数进行数值运算。对于FPGA而言,参与数学运....
发表于 2021-08-12 09:53 1955次阅读
FPGA中浮点运算定标实现方法

有市无价的宇航级芯片凭什么卖500万一颗?

为何这类宇航级的芯片能卖这么贵呢?就拿XQR5VFX130-1CF1752V来说,该芯片抗辐射能力非....
发表于 2021-08-11 17:16 6386次阅读
有市无价的宇航级芯片凭什么卖500万一颗?

Microchip推出新型中等带宽FPGA器件,...

Microchip全新低密度PolarFireÒ器件静态功耗是同类器件的一半,同时提供全球最小的发热....
发表于 2021-08-11 14:16 619次阅读
Microchip推出新型中等带宽FPGA器件,...

如何理解FPGA中异步复位和同步释放

二级触发器同步后,第二季触发器的输出基本上是稳定值。后续逻辑根据稳定值,会有稳定的行为。这就是追求的....
发表于 2021-08-11 09:14 2944次阅读
如何理解FPGA中异步复位和同步释放

SSI技术-从概念到现实

Xilinx 3D IC技术简介 跨Die约束?SLR?SSI?这些是使用UltraScale+/V....
发表于 2021-08-10 17:25 819次阅读
SSI技术-从概念到现实

FPGA的硬件架构和工作原理

一、FPGA的硬件架构和工作原理 1.1早期的PROM技术实现 在上世纪60年代以后,小规模集成电路....
发表于 2021-08-10 16:41 806次阅读
FPGA的硬件架构和工作原理

如何用FPGA并行高速运算实现实时的引导滤波算法

前面一篇文章中,已经详细的分析了引导滤波的理论,公式的推导,以及和双边滤波的对比分析,即在边缘的处理....
发表于 2021-08-10 14:27 283次阅读
如何用FPGA并行高速运算实现实时的引导滤波算法

如何通过软件​无线​电​推进​无线​原型​验证​

Xilinx Zynq UltraScale+ FPGA的可编程逻辑组件拥有的FPGA资源比其他US....
发表于 2021-08-10 11:31 3806次阅读
如何通过软件​无线​电​推进​无线​原型​验证​

基本的时序约束和STA操作流程

一、前言 无论是FPGA应用开发还是数字IC设计,时序约束和静态时序分析(STA)都是十分重要的设计....
发表于 2021-08-10 09:33 375次阅读
基本的时序约束和STA操作流程

RVBoards~初心始于2018年 教育部产学...

以我们与北京交通大学的RISC-V教育项目合作成果为例介绍。在这里,也特向艾丽华老师表示感谢和祝贺,....
发表于 2021-08-09 17:53 580次阅读
RVBoards~初心始于2018年 教育部产学...

基于VIVADO的PCIE IP的使用

基于VIVADO的PCIE IP的使用 项目简述 上一篇内容我们已经对PCIE协议进行了粗略的讲解。....
发表于 2021-08-09 16:22 402次阅读
基于VIVADO的PCIE IP的使用

Vitis AI 1.4赋予 AI 产品化更多可...

Vitis AI 1.4 赛灵思 Vitis AI 是一款功能强大的机器学习开发平台,用于在赛灵思自....
发表于 2021-08-09 10:54 290次阅读
Vitis AI 1.4赋予 AI 产品化更多可...

自动驾驶新征程的三大挑战为什么一定是FPGA

综合人工智能、通信、半导体、汽车等多项技术,自动驾驶涉及产业链长、价值创造空间巨大,已成为各国汽车产....
发表于 2021-08-09 09:34 3771次阅读
自动驾驶新征程的三大挑战为什么一定是FPGA

一种基于FPGA的图神经网络加速器解决方案

GNN算法涉及大量的矩阵计算和存储访问操作。在传统的x86架构服务器上运行这种算法的效率是非常低的,....
发表于 2021-08-06 15:08 3102次阅读
一种基于FPGA的图神经网络加速器解决方案