约束设计与时序分析6.1 概述6.2 时序约束6.3 约束编辑器6.4 时序分析器6.5 本章小结第7章 可编程逻辑器件的高级设计7.1 概述7.2 宏生成器7.3 增量设计7.4 模块化设计7.5
2012-02-27 14:43:30
可编程逻辑器件到底是干什么用的呢，简单的说，就是通过重新写程序，重新注入到这个器件中达到实现其它的功能。最常见的当属电脑了。电脑本身除了加法，减法和简单的逻辑运算四种。比如要是想实现一个功能让电脑
2014-04-15 10:02:54
可编程逻辑器件FPGA／CPLD结构与应用.ppt
2017-01-21 20:34:49
可编程逻辑器件(prog ramm able logic device,PLD)件的功能不是固定不变的,它可根据用户的需要而进行改变,即由编程的方法来确定器件的逻辑功能。可编程逻辑器件自 20 世纪
2019-02-26 10:08:08
可编程逻辑器件实验指导书
2009-09-16 15:11:22
可编程逻辑器件是如何发展的？
2021-04-29 06:23:22
PLD比学习单片机要简单的多，有数字电路基础，会使用计算机，就可以进行PLD的开发。不熟悉PLD的朋友，可以先看一看可编程逻辑器件的发展历程。开发PLD需要了解两个部分：1.PLD开发软件 2.PLD
2009-06-20 10:38:05
PLD可编程逻辑器件 英文全称为：programmable logic device 即 PLD。PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高
2021-07-22 09:05:48
` 本帖最后由 eehome 于 2013-1-5 09:47 编辑
XILINX可编程逻辑器件设计技术详解第1章 可编程逻辑器件设计流程导论11.1 设计流程概述11.2 设计输入和综合
2012-04-24 09:18:46
专家都是如何使用超低功耗的复杂可编程逻辑器件（CPLD）的？从他们的嵌入式设计中的I/O子系统中学到了什么？
2021-04-08 06:31:20
为什么复杂可编程逻辑器件需要重新上电才能工作？如何去解决AVR单片机上电复位不可靠的问题？
2021-07-07 06:53:08
- 固定逻辑器件和可编程逻辑器件。一如其名，固定逻辑器件中的电路是永久性的，它们完成一种或一组功能 -- 一旦制造完成，就无法改变。另一方面，可编程逻辑器件（PLD）是能够为客户提供范围广泛的多种逻辑容量
2009-05-29 11:36:21
分享一款不错的基于可编程逻辑器件PLD的数字电路设计方案
2021-04-30 06:34:54
摘要：介绍了可编程逻辑器件在数字信号处理系统中的应用。并运用VHDL语言对采用Lattice公司的ispLSI1032E可编程逻辑器件所构成的乘法器的结构、原理及各位加法器的VHDL作了详细的描述
2019-06-28 06:14:11
怎么实现基于可编程逻辑器件的数字电路设计？
2021-05-06 08:36:18
本文以乘法器的设计为例，来说明采用可编程逻辑器件设计数字系统的方法。
2021-04-29 06:22:10
数字电子技术-- 可编程逻辑器件[hide][/hide]
2017-03-05 10:51:17
数字电子技术--可编程逻辑器件[hide][/hide]
2017-05-01 22:29:19
本文提出一种利用复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）设计技术［3］实现专用键盘接口芯片的方案。
2021-04-15 06:55:36
如何选择PLC可编程逻辑器件？
2021-04-27 06:39:03
可编程逻辑器件设计
(264页，nlc格式)
2006-03-25 16:41:01
66 XC6SLX100-3FGG484C FPGA现场可编程逻辑器件 XILINX 现场可编程门阵列
2022-08-04 11:37:16
本文通过详细介绍PLD 器件在积分式A/D 转换器数字控制部分的设计，说明可编程逻辑器件（PLD）主要是复杂可编程逻辑器件（CPLD）在数字逻辑系统设计中良好的移植性及稳定性。
2009-08-29 10:17:4328 一种基于可编程逻辑器件的等精度频率计的设计原理、硬件组成和软件实现关键词：可编程逻辑器等精度 频率 周期 脉宽 占空比
2009-09-07 16:05:3431 可编程逻辑器件应用设计技巧100问：1． 么是.scf？答：SCF文件是MAXPLUSII的仿真文件, 可以在MP2中新建.2． 用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口, 发现问题：要使得s
2009-10-01 19:00:0041 可编程逻辑器件资料:Cyclone Device Handbook, Volume 1Stratix III Device Handbook, Volume 1MAX II Device Handbook
2009-12-08 16:32:170 可编程逻辑器件基础及应用实验指导书
《可编程逻辑器件基础及应用》是一门侧重掌握可编程逻辑器件的基本结构和原理的课程。重点是使学生掌握基于可编程
2010-03-24 14:22:4629 第三十二讲 可编程逻辑器件及应用第10章 可编程逻辑器件及应用10.1 概述10.1.1 PLD器件的基本结构10.1.2 PLD器件的分类10.1.3 PLD器件的优点一、
2009-03-30 16:37:51
1333 
【摘 要】 介绍了可编程逻辑器件的结构、优点，及其在一种高准确度A／D转换器中的应用。设计中采用了通用阵列逻辑芯片GAL16V8。
2009-05-15 22:30:08781 
什么是PLD(可编程逻辑器件)
PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)
2009-06-20 10:32:3214283 
基于可编程逻辑器件的数字电路设计
0 引 言
可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以
2009-11-16 10:46:411473 
7.1 可编程逻辑器件的基本原理 7.2 可编程逻辑器件的设计技术 7.3 可编程逻辑器件的编程与配置
2012-05-23 10:46:19142 Xilinx可编程逻辑器件的高级应用与设计技巧 作者：孙航；出版社：电子工业出版社 内容简介：介绍了Xilinx器件的结构和特性；以及ISE及其辅助设计工具，嵌入式处理器的原理与设计，
2012-11-28 14:18:01249 可编程逻辑器件简介，相关详细学习。
2016-04-26 16:55:360 可编程逻辑器件学习，压缩包内共10篇学文档
2016-09-02 16:54:4038 可编程逻辑器件FPGA／CPLD结构与应用
2016-12-11 23:38:390 数字电子技术--可编程逻辑器件
2016-12-12 22:07:220 数字电子技术-- 可编程逻辑器件
2016-12-12 22:07:220 PicoBlaze微控制器支持最大256个输入口和256 个输出口，PicoBlaze与输入和输出有关的信号在“PicoBlaze微控制器接口信号”部分有详细说明，包括PORT_ID[7:0]、IN_PORT[7:0]、OUT_PORT[7:0]、READ_STROBE WRITE_STROBE。
2017-02-11 05:23:03310 
PicoBlaze微控制器实际上包含两个部分，分别是内核KCPSM3 和指令存储器ROM。
2017-02-11 05:26:11354 
通常情况下，如果对性能要求不是太高，最好是让PicoBlaze在低频下工作，因为它所处理的外设一般为低速设备，例如，串行通信，按键等。另外，低频工作也会减少等待周期，降低系统功耗。
2017-02-11 05:29:11622 
1. PICOBLAZE 嵌入式系统，包括1 个8 位的方波输出口，一个驱动两位7 段LED 的输出口，一个时钟输入和一个中断输入。
2017-02-11 05:34:11572 
我们知道，PicoBlaze微控制器只提供一个中断输入口，如果设计中需要多个中断，可以在FPGA中用逻辑实现。
2017-02-11 05:59:39379 
可以将综合后网表文件导入PlanAhead，然后在PlanAhead 中完成关键时钟，以及相关联的I/O 端口的分配。
2017-02-11 06:08:00546 
在ISE 中可以进行时序分析，在PlanAhead 中同样也可以进行时序分析。下面介绍用PlanAhead 进行时序分析的步骤。
2017-02-11 06:13:11437 
FloorPlanning 工具是PlanAhead 的一个组成部分，用它可以对FPGA 设计进行分析，首先找到设计中的时序问题或者拥塞的问题，然后再通过使用PloorPlanning 约束，以指导实现工具产生更优的结果。
2017-02-11 06:18:30572 
本节将简单介绍在PlanAhead工具中如何应用ChipScope核和分析工具进行逻辑调试与验证。先通过一个向导将ChipScope核插入设计中，选择待测试的网线，并进行例化、连接和综合，最后，导入布局和时序报告，产生位流文件，用ChipScope分析器进行验证。
2017-02-11 06:24:35678 
设计者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口选择一个或多个对象，或者单击按钮取消所有选择，再运行【Tools】→【Clear Placement Constraints】命令
2017-02-11 06:56:38519 
FPGA和PCB设计人员保留一定数量FPGA引脚作为测试引脚，FPGA设计者在编写FPGA代码时，将需要观察的FPGA内部信号定义为模块的输出，在综合实现时再把这些信号锁定到保留的测试引脚上，最后连接示波器或逻辑分析仪的探头到这些测试脚进行观测。
2017-02-11 07:11:33561 
ChipScope Pro 提供了多种不同功能的调试内核，通常分成三类：逻辑调试内核、误比特率测试核和集成总线分析核。用户根据系统的调试要求，应用不同的调试内核，方便快速地找到设计中存在的问题。
2017-02-11 07:13:07577 
Xilinx针对不同类型的调试IP核，提供了不同的核生成器。本节重点介绍Xilinx Core Generator Tool（Xilinx IP核生成器）所支持的ChipScope Pro调试IP核ICON、ILA、VIO和ATC2及其属性
2017-02-11 07:14:11761 
双击【Xilinx Core Generator】，打开现有的IP核工程项目或者创建一个新的IP核工程。【View by function】→【Debug & Verification】→【ChipScope Pro】
2017-02-11 07:15:31483 
下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。
2017-02-11 07:19:40766 
ChipScope Pro 分析工具（Analyzer tool）直接与ICON、ILA、IBA、VIO及IBERT核相连，用户可以实时地创建或修改触发条件。
2017-02-11 07:25:001486 
ChipScope Pro内核插入器的文件后缀名为cdc。在ISE工程中可以创建一个新的cdc程序，也可以在实现流程中激活内核插入器。
2017-02-11 07:29:12765 
PlanAhead工具是Xilinx提供的一个集成的、可视化的FPGA设计工具，它可以被应用于FPGA设计过程中的不同阶段，常见的应用包括用PlanAhead进行RTL源代码的开发、I/O引脚规划
2017-02-11 07:29:131702 
这里介绍如何用PlanAhead进行RTL代码开发与分析。需要说明一点，本章所用的所有实例都可以在PlanAhead的安装目录E:\Xilinx\11.1\PlanAhead\testcases\PlanAhead_Tutorial下找到，本节使用的是source文件夹中的文件。
2017-02-11 07:34:36618 
PlanAhead允许导入多种不同类型的源文件，包括HDL和NGC核。在RTL编辑器中可以打开、编辑、开发RTL源文件。下面我们介绍【Sources】源文件视图和RTL编辑器的使用。
2017-02-11 07:38:11882 
下面通过一个简单的实例介绍如何创建PlanAhead项目，进行I/O规划。
2017-02-11 07:48:11301 
最大化【Package Pins】，如图10-45 所示， 和按钮配合，完成对器件引脚的排序，如图中我们将所有VREF 引脚排在一起，选中所有VREF 引脚，右键功能选择【Set Prohibit】，禁止所有VREF 引脚的分配。
2017-02-11 07:51:11563 
除了全局时钟缓冲器外，Spartan-6还包含驱动高速I/O时钟区域的时钟缓冲器。
2017-02-11 08:39:111198 
Spartan-6的时钟布线网络包括由BUFGMUX驱动的全局时钟网络和由I/O时钟缓冲器（BUFIO2）、PLL时钟缓冲器（BUFPLL）驱动的I/O区域时钟网络。
2017-02-11 08:42:11658 
Spartan-6 CMT是一个灵活、高性能的时钟管理模块。它位于芯片中央、垂直的全局时钟网络旁。如图2-17所示，它包含一个PLL和两个DCM。
2017-02-11 08:43:50727 
Spartan-6 器件最多包含6 个CMT，12 个PLL。PLL 的主要用途是作为频率合成器，产生更宽范围的频率输出，在与CMT 中的DCM 连接时，具有良好的滤波功能。
2017-02-11 08:45:121145 
Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排列，其数量取决于Spartan-6 器件的容量。
2017-02-11 08:49:36640 
所有的Spartan-6 FPGA有高性能的可配置SelectIO驱动器与接收器，支持非常广泛的接口标准。可以通过编程控制I/O的输出强度、斜率以及片上终端OCT。
2017-02-11 08:53:116490 
为了适应越来越复杂的DSP运算，Spartan-6在Spartan 3A DSP模块DSP48A 基础上，不断进行功能扩展，推出了功能更强大的DSP48A1 SLICE。
2017-02-11 08:53:13992 
Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。
2017-02-11 09:01:36703 
Spartan-6 FPGA系列为消费、汽车、无线和其他价格敏感或大批量市场，提供了低风险和低成本的串行连接解决方案。
2017-02-11 09:02:37694 Spartan-6 LX平台面向逻辑、DSP资源以及存储模块进行了优化，能够以较低的功耗满足更高的带宽和性能需求；而Spartan-6 LXT面向逻辑、DSP以及存储资源进行优化，同时提供低功耗3.125Gbit/s串行收发器，可以实现PCI-e、SATA等高速串行接口。
2017-02-11 09:03:36509 
Virtex-6是Xilinx 在2009年2月推出的新一代旗舰产品，采用了第三代Xilinx ASMBL架构、40nm 工艺，提供多达760000 个逻辑单元，为业界成本最低、功耗最低、密度最高、性能最高、带宽最大的FPGA。
2017-02-11 09:04:30466 
CLB是实现时序电路和组合电路的主要逻辑资源。
2017-02-11 09:05:38549 
为了更好的控制时钟，Virtex-6器件分成若干个时钟区域，最小器件有6个区域，最大器件有18个区域。每个时钟区域高40个CLB。在时钟设计中，推荐使用片上专用的时钟资源，不推荐使用本地时钟（如逻辑产生的时钟）。
2017-02-11 09:10:111165 
除了丰富的时钟网络以外，Xilinx还提供了强大的时钟管理功能，提供更多更灵活的时钟。Xilinx在时钟管理上不断改进，从Virtex-4的纯数字管理单元DCM，发展到Virtex-5CMT（包含
2017-02-11 09:14:011030 
Virtex-6中嵌入BRAM，大大拓展了FPGA的应用范围和应用的灵活性。BRAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。
2017-02-11 09:16:12974 
为了适应越来越复杂的DSP运算，Virtex-6中嵌入了功能更强大的DSP48E1 SLICE，简化的DSP48E1模块如图5-16所示。
2017-02-11 09:17:131391 
Virtex-6每个I/O片（I/O Tile）包含两个IOB、两个ILOGIC、两个OLOGIC 和两个IODELAY，如图5-24 所示。
2017-02-11 09:21:122426 
Virtex-6支持多种高速串行接口，其中高速串行模块GTX收发器可以实现150Mbit/s～6.5Gbit/s的线速率。GTX收发器是芯片与芯片之间、板与板之间进行串行通信的首选解决方案。GTX收发器具有以下特性。
2017-02-11 09:26:11636 
Vrtex-6 HXT器件内的GTH模块比GTX有更高的线速率，用它可以实现最高性能的高速串行收发器。GTH具有如下特性。
2017-02-11 09:27:411408 
Spartan-6的每个SLICE 有8个存储元件，可以实现存储功能。
2017-02-11 09:56:141115 
Spartan-6的时钟缓冲器/多路复用器（BUFG或BUFPLL）可以直接驱动时钟输入信号到时钟线上，或者通过多路复用器在两个不相关的信号甚至异步时钟信号中切换。
2017-02-11 09:59:11795 
可编程逻辑器件（书皮）
2022-07-10 14:34:540 可编程逻辑器件原理、开发与应用
2017-09-19 16:04:4919 可编程逻辑器件（ProgrammableLogicDevice，PLD）是一种半定制集成电路，在其内部集成了大量的门和触发器等基本逻辑单元电路（LEs），用户通过编程来改变PLD内部电路的逻辑关系或连线，就可以得到所需要的设计电路。
2020-06-04 14:26:277380 可编程逻辑器件（PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。根据可编程逻辑器件结构、集成度以及编程工艺的不同，它存在以下不同的分类方法。
2020-06-10 17:52:1926761 可编程逻辑器件PLD（Programmable Logic Device）就是一种可以由用户定义和设置逻辑功能的数字集成电路，属于可编程 ASIC。
2020-09-04 17:02:172383 可编程逻辑器件（PLD－－ProgrammableLogic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。
2021-01-21 17:04:0033 可编程逻辑器件PLD课件下载
2021-08-13 10:58:2231 在过去的十年中，可编程逻辑器件（PLD）市场不断增长，对PLD的需求不断增加。具有可编程特性且可编程的芯片称为PLD。PLD也称为现场可编程器件（FPD）。FPD用于实现数字逻辑，用户可以配置集成电路以实现不同的设计。这种集成电路的编程是通过使用EDA工具进行特殊编程来完成的。
2022-03-22 12:36:245304 电可编程逻辑器件（Electrically Programmable Logic Device,EPLD）是指采用电信号的可擦可编程逻辑器件。
2022-08-22 18:12:37935 常见的可编程逻辑器件分为FPGA、EPLD（CPLD）。下面简单介绍两类器件的结构和区别。
2023-03-24 14:18:28798 
可编程逻辑器件 (Programmable Loeie Device,PLD）是一种用户编程实现某种逻辑功能的逻辑器件，主要由可编程的与阵列、或阵列、门阵列等组成，可通过编程来实现一定的逻辑功能
2023-06-06 15:35:59659 
可编程逻辑器件 (Programmable Loeie Device,PLD）是一种用户编程实现某种逻辑功能的逻辑器件，主要由可编程的与阵列、或阵列、门阵列等组成，可通过编程来实现一定的逻辑功能。
2023-06-06 15:37:45405 
可编程逻辑器件（Programmable Logic Device，PLD）是一类集成电路器件，可以根据用户的需求进行编程和配置，以实现特定的逻辑功能。它们具有可编程的逻辑门、时钟资源和互连结构，可以替代传统的固定功能逻辑芯片，提供更灵活和可定制的解决方案。
2023-09-14 15:25:551108 近日AMD宣布，将停产多种可编程逻辑器件，包括 XC9500XL，CoolRunner XPLA 3、CoolRunner II、Spartan II 和 Spartan 3、3A、3AN、3E、3ADSP ，以及面向商业/工业的“XC”和面向汽车“XA”产品系列。
2024-01-24 17:37:21451 
可编程逻辑器件是一种集成电路，具有可编程功能的特性。它们可以根据用户的需求进行编程，从而实现不同的逻辑功能。
2024-02-26 18:24:03576
电子发烧友App
工商网监
评论