介绍一种基于CPLD和嵌入式系统的高速数据采集系统,并详细阐述了系统的结构和软硬件的实现方案。
关键词:高速数据采集;CPLD;嵌入式系统
Design and Implementation of High?speed Data Sampling System Ba sed on
CPLD and Embedded System
CPLD and Embedded System
LIN Dehui, DAO Kegang, DENG Yonggang, CHEN Sen
Key words: high?speed data sampling; CPLD; embedded system
1系统结构
高速数据采集系统由高速ADC、CPLD、FIFO和嵌入式系统组成,系统结构如图1所示。
高速数据采集系统由高速ADC、CPLD、FIFO和嵌入式系统组成,系统结构如图1所示。
2.1嵌入式操作系统—Linux
Linux作为嵌入式操作系统有以下几大优点:
(1)可应用于多种硬件平台;(2)源代码公开;(3)微内核直接提供网络支持;(4)高度模块化使添加部件非常简单。
2.2硬件设计
整个数据采集板采用双层设计,上层是嵌入式系统的核心板,包括嵌入式系统CPU、FLASH和SDRAM等系统基本配置。MPC860的控制总线与数据总线通过核心板100线×3的接口插座与下面的扩展板各芯片通讯。硬件的结构框图见图2。
Linux作为嵌入式操作系统有以下几大优点:
(1)可应用于多种硬件平台;(2)源代码公开;(3)微内核直接提供网络支持;(4)高度模块化使添加部件非常简单。
2.2硬件设计
整个数据采集板采用双层设计,上层是嵌入式系统的核心板,包括嵌入式系统CPU、FLASH和SDRAM等系统基本配置。MPC860的控制总线与数据总线通过核心板100线×3的接口插座与下面的扩展板各芯片通讯。硬件的结构框图见图2。
嵌入式系统的CPU选用Motorola的MPC860芯片。它内部集成了微处理器和一些控制领域的常用外围组件,特别适用于互联网络和数据通信。MPC860 PowerQUICC通信处理器可以根据用户的不同要求提供2~4个串行通信控制器、数据缓存,各种级别的网络协议支持。该处理器专为宽带接入设备如路由器、集线器、交换机和网关等设计。
2.2.2系统内存
系统内存由3部分组成,MPC860内部集成了4KB数据Cache,以及片外扩展的Flash和SDRAM。Flash为2片Am29LV160D,总容量为4MB×8bit,用来存放ppcboot.bin和linux.bin文件。SDRAM采用2片K4S641632F,总容量为16MB×8bit。
2.2.3通用外设
MPC860的4个串行通信控制器(SCC)支持以太网、HDLC/SDLC、HDLC总线(用以实现基于HDLC的局域网)、AppleTalk、UART、比特流透明传输、基于帧的透明传输(CRC可选)、支持PPP(Point to Point Protocol)的异步HDLC等标准协议,只需很少的外围芯片就可以实现串行口和USB Slave接口。MPC860外扩一片LXT905PC就方便地实现了一个10BASE?T的以太网接口。
2.2.4嵌入式系统调试
MPC860处理器支持BDM(背景调试模式),完成板卡硬件检测、下载、运行、烧写FLASH、内核调试、单步调试等最底层的调测功能。在背景调试模式下,通过向CPU发送命令,可以实现对寄存器、系统存储器的访问。
另外,在调试时还可以使用Motorola公司的Power TAP Pro仿真器和Code Warrior IDE for PowerPC编译环境在windows下进行应用程序的开发和调试。
2.2.5A/D转换和CPLD电路
A/D采样采用的器件为ADC08200,精度为8位,采样频率由20MSps至200MSps,本电路中的A/D采样频率为100MSps。CPLD芯片采用EPM3128ATC144-5,具有128个宏单元,可以提供2500个逻辑门,计数频率上限为192.3MHz。A/D采样时钟由CPLD提供。晶振频率为100MHz,直接接入到CPLD中,由CPLD产生累加电路的其他信号。
2.2.6CPLD器件的编程与调试
CPLD器件的编程采用VHDL语言。程序经过逻辑综合(逻辑综合的软件为Altera公司的QuartusⅡ 4.0)后即可利用下载线通过JTAG(联合测试行动组)接口将逻辑综合生成的*.pof文件烧写到CPLD器件中,然后即可测试芯片的功能。
2.2.7FIFO数据缓存电路
从图1可以看出,系统中包含两级FIFO。第一级FIFO芯片采用1片CY7C4251,容量为8KB×9bit,工作频率为100MHz。第二级FIFO采用2片CY7C4255并联,容量为8KB×36bit,但实际上只用了24bit数据宽度,因为8bit的A/D转换数据累加10000次,24bit就能满足系统的功能要求。
2.3软件开发
该数据采集系统的软件编程包括两部分,一部分是MPC860嵌入式系统的编程;另一部分是CPLD的编程。关于CPLD的编程模式见2.2.6,这里只介绍嵌入式系统的软件开发模式。
本系统采用交叉编译的方式进行Linux应用程序的开发和调试,先将应用程序在宿主机上调试通过后,再移植到目标板。这种模式适合于大型复杂的应用,优点是程序调试方便但移植需要做一些工作。其开发流程如图3所示。
2.2.2系统内存
系统内存由3部分组成,MPC860内部集成了4KB数据Cache,以及片外扩展的Flash和SDRAM。Flash为2片Am29LV160D,总容量为4MB×8bit,用来存放ppcboot.bin和linux.bin文件。SDRAM采用2片K4S641632F,总容量为16MB×8bit。
2.2.3通用外设
MPC860的4个串行通信控制器(SCC)支持以太网、HDLC/SDLC、HDLC总线(用以实现基于HDLC的局域网)、AppleTalk、UART、比特流透明传输、基于帧的透明传输(CRC可选)、支持PPP(Point to Point Protocol)的异步HDLC等标准协议,只需很少的外围芯片就可以实现串行口和USB Slave接口。MPC860外扩一片LXT905PC就方便地实现了一个10BASE?T的以太网接口。
2.2.4嵌入式系统调试
MPC860处理器支持BDM(背景调试模式),完成板卡硬件检测、下载、运行、烧写FLASH、内核调试、单步调试等最底层的调测功能。在背景调试模式下,通过向CPU发送命令,可以实现对寄存器、系统存储器的访问。
另外,在调试时还可以使用Motorola公司的Power TAP Pro仿真器和Code Warrior IDE for PowerPC编译环境在windows下进行应用程序的开发和调试。
2.2.5A/D转换和CPLD电路
A/D采样采用的器件为ADC08200,精度为8位,采样频率由20MSps至200MSps,本电路中的A/D采样频率为100MSps。CPLD芯片采用EPM3128ATC144-5,具有128个宏单元,可以提供2500个逻辑门,计数频率上限为192.3MHz。A/D采样时钟由CPLD提供。晶振频率为100MHz,直接接入到CPLD中,由CPLD产生累加电路的其他信号。
2.2.6CPLD器件的编程与调试
CPLD器件的编程采用VHDL语言。程序经过逻辑综合(逻辑综合的软件为Altera公司的QuartusⅡ 4.0)后即可利用下载线通过JTAG(联合测试行动组)接口将逻辑综合生成的*.pof文件烧写到CPLD器件中,然后即可测试芯片的功能。
2.2.7FIFO数据缓存电路
从图1可以看出,系统中包含两级FIFO。第一级FIFO芯片采用1片CY7C4251,容量为8KB×9bit,工作频率为100MHz。第二级FIFO采用2片CY7C4255并联,容量为8KB×36bit,但实际上只用了24bit数据宽度,因为8bit的A/D转换数据累加10000次,24bit就能满足系统的功能要求。
2.3软件开发
该数据采集系统的软件编程包括两部分,一部分是MPC860嵌入式系统的编程;另一部分是CPLD的编程。关于CPLD的编程模式见2.2.6,这里只介绍嵌入式系统的软件开发模式。
本系统采用交叉编译的方式进行Linux应用程序的开发和调试,先将应用程序在宿主机上调试通过后,再移植到目标板。这种模式适合于大型复杂的应用,优点是程序调试方便但移植需要做一些工作。其开发流程如图3所示。
系统总的工作过程为:由MPC860发送一个START高电平给EPM3128,EPM3128接收到此信号后,产生2000个10ns的脉冲信号给ADC08200,采样后的数据存放在CY7C4251中。EPM3128产生CY7C4251的读脉冲依次读取FIFO中的数据并将其与从CY7C4255中取来的24位数据相加后再送回到CY7C4255中,每次累加在40ns中完成。这样循环10000次,就完成了数据的累加。累加完成后,EPM3128发送IRQ中断请求信号至MPC860,MPC860响应中断在IO口上产生READ低电平读信号,CPLD产生CY7C4255的读使能信号将数据读出送至三态缓冲器74F245,MPC860读取数据时发送OE信号选通数据三态缓冲器74F245将数据读出至MPC860数据总线,接收完数据通过 网口将数据发送给上位机处理。累加结果的读取过程如图4所示。
?
本文介绍的高速数据采集系统实现了分布式光纤温度传感器测温系统中噪声的有效抑制,具 有速度快、可靠性高的特点。另外由于CPLD的可编程性,可以对该电路板加以改造用在其他 的高速数据采集场合。
- 数据采集(112246)
相关推荐
5 Gsps高速数据采集系统该怎么设计?
高速实时频谱仪是对实时采集的数据进行频谱分析,要达到这样的目的,对数据采集系统的采样精度、采样率和存储量等指标提出了更高的要求。而在高速数据采集系统中,ADC在很大程度上决定了系统的整体性能,而它们的性能又受到时钟质量的影响。
2019-09-02 06:44:39
嵌入式系统采集图像数据的远程测量有什么优点?
随着后PC时代的到来和嵌入式的蓬勃发展,运用嵌入式系统实现远程数据采集已成为社会需求的趋势。本文采用嵌入式系统采集图像数据实现加工零件的远程测量,代替传统的人工检测。其特点有:网络化,准确性高,节约人力和物力。
2019-08-30 07:23:15
嵌入式系统怎么实现远程监控和升级?
通用分组无线服务技术GPRS(General Packet Radio Service)是一种移动数据业务,该技术能满足日常网络行为,具有广域覆盖、高速传输等优点。野外作业的数据采集嵌入式系统工作于
2019-08-02 06:49:24
嵌入式单片机视频报警系统的工作原理是什么?
利用以单片机应用系统为中心的小型嵌入式设备进行数据采集,并通过网络有效传输数据,已成为数据采集领域的研究焦点。由于嵌入式单片机系统集单片机和嵌入式系统为一体,因此嵌入式单片机系统广泛应用于那些对实时
2019-10-21 08:31:14
嵌入式多路信号数据采集系统有什么功能?
由于人们对数字形式信息的需求量越来越大,数据采集及其应用技术受到了越来越广泛的关注和应用。随着技术的发展,数据采集系统正向着高精度、高速度、稳定可靠和集成化的方向发展。目前,大多数的数据采集监控系统
2020-03-17 08:24:26
嵌入式电能计量及查询系统有什么功能?
本文设计了一个既能接入宿舍电量采集系统又能接入校内 Intranet 信息网络的嵌入式电能计量及查询系统,在电能数据采集终端 (ERTU)采用嵌入式ARM2410 芯片和嵌入式实时操作系统Linux
2019-09-26 07:08:15
嵌入式网络接入怎么实现?
的说法。利用该技术可以实现基于Internet的远程数据采集、远程控制、自动报警等功能,大大扩展嵌入式设备的应用范围;同时充分利用网络资源,实现更广泛的信息共享和更多信息服务。研究显示,截止2010年
2020-03-19 06:30:03
嵌入式视觉系统开发过程有什么技巧?
目前,关于视觉系统的研究已经成为热点,也有开发出的系统可供参考。但这些系统大多是基于PC机的,由于算法和硬件结构的复杂性而使其在小型嵌入式系统中的应用受到了限制。上述系统将图像数据采集后,视觉处理
2019-08-15 06:15:37
嵌入式视频数据采集的主要过程是什么?
卡驱动程序,V4L可以实现影像采集、AM/FM无线广播、影像CODEC、频道切换等功能。目前,V4L主要应用在影像串流系统与嵌入式影像系统里,其应用范围相当广泛。
2019-08-14 07:28:23
数据采集卡/分布式采集模块/无线通讯采集模块/嵌入式系统
无线通讯数据采集模块:GPRSZIGBEE4. 嵌入式系统:嵌入式主板平板电脑工控一体机QQ2693330939邮箱2693330939@qq.com 电话:*** 联系人江莽
2014-08-21 10:05:12
高速数据采集系统的硬件结构,CPLD在高速数据采集系统中的应用
高速数据采集系统的硬件结构MAX7000系列CPLD及其开发平台介绍CPLD在高速数据采集系统中的应用
2021-04-08 06:11:56
ARM如何运用WINCE进行嵌入式视频数据采集
设计、具有丰富的API等特点,广泛用于嵌入式实时操作系统。这里提出的嵌入式图像数据采集系统是某“纳米技术与微系统”实验室开发的“嵌入式传感测控系统”中实现图像采集功能的子系统,该系统是以S3C2440为硬件
2019-08-06 08:30:15
VPX便携式高速数据采集存储系统
`QT2501VPX是坤驰科技研发的一款高速采集记录仪,主控模块连接采集板、SSD存储板,实现一个高速嵌入式的数据记录仪系统。支持外部同步/触发输入、输出;时钟模式支持内部参考时钟输入、外部参考时钟
2016-03-18 14:03:26
【Aworks申请】高速数据采集系统
的硬件支持,以及高效的嵌入式软件支持,实现数据的高速采集与传输。步骤:基于高速CPU的ARM开发板,嵌入Linux,并且加入AD采集模块与摄像头模块,以及无线传输模块。确定相关功能,云共享,无线传输,快速采集,实时显示,制定方案和计划。
2015-07-17 14:43:58
【NanoPi2申请】fpga与嵌入式相结合的多媒体数据采集系统
优势。项目描述:而要做高速信号处理,不得不借助于FPGA或DSP。最近在研究基于FPGA的数据采集系统,鉴于fpga在复杂时序上难以实现的瓶颈,故结合嵌入式的多媒体优势,来实现FPGA采集信号,嵌入式驱动液晶以及其他多媒体设备的响应输出。
2015-12-02 16:06:25
【OK210申请】嵌入式系统开发
申请理由:本次申请主要是为了熟悉嵌入式开发过程,以及嵌入式系统开发的深层次应用,如TCP协议,门禁系统,高速信息采集系统,物联网应用等。项目描述:高速数据采集系统原理:利用开发板搭建的系统,加上
2015-07-17 14:21:27
一种基于嵌入式WinCE的远程数据采集系统结构介绍
的使用前景[1]。本文以基于 WinCE 的嵌入式设备为核心,取代传统意义上的PC 机,采用TCP/IP 通信机制搭建的远程 数据采集系统,结合嵌入式设备和网络技术的优点,将信号采集、信号传输和数据处理相对
2019-07-29 06:28:28
使用 ARM 和 CPLD 共同实现嵌入式数字图像处理系统
的数字图像处理平台作为嵌入式机器人控制系统的一个子系统。我们采用一种ARM+CPLD+RAM结合的结构,在提供一定的控制能力的基础上,保证了数据采集的快速和完整性。嵌入式数字图像处理系统结构图如下:该结构
2019-12-10 17:55:03
基于嵌入式Web Server的无线数据采集系统
与传输的应用范围非常广,涉及行业有电力、水利、公安、交通、石油、安防和金融等。上述设计实现了基于嵌入式Web Server的无线数据采集,主要用于车辆遥测、远程无线抄表、工业数据采集系统、非接触RF智能卡
2008-09-11 10:50:44
基于ARM与线性CCD的高速数据采集系统设计
接口,它使电路工作在更加平稳、简洁而易丁控制,同时也提高了ARM的工作效率。为了提高通信速度,这里采用通用申行总线(USB)技术米与PC进行通信。ARM是用来控制主处理器的数据采集,数据的计算和数据传输。结果证明,整个系统能高效运作。该系统可应用于高速数据采集及多路模拟信号的工作环境下。
2023-09-26 07:41:28
基于FPGA的高速数据采集系统该怎么设计?
目前,在数据采集系统的硬件设计方案中,有采用通用单片机和USB相结合的方案,也有采用DSP和USB相结合的方案,前者虽然硬件成本低,但是时钟频率较低,难以满足数据采集系统对速度要求;后者虽然可以实现
2019-09-05 07:22:57
基于图像传感器的CPLD视觉系统设计方法
目前,关于视觉系统的研究已经成为热点,也有开发出的系统可供参考。但这些系统大多是基于PC机的,由于算法和硬件结构的复杂性而使其在小型嵌入式系统中的应用受到了限制。上述系统将图像数据采集后,视觉处理
2020-04-29 07:41:43
如何实现基于Linux操作系统的嵌入式数据采集模块的设计
湖南大学硕士学位论文基于Linux操作系统的嵌入式数据采集模块设计与实现姓名:易斌申请学位级别:硕士专业:电路与系统指导教师:戴瑜兴基于 Linux 操作系统的嵌入式数据采集模块设计与实现摘要数据
2021-11-09 07:47:28
如何利用ARM7嵌入式单片机设计视频报警系统?
利用以单片机应用系统为中心的小型嵌入式设备进行数据采集,并通过网络有效传输数据,已成为数据采集领域的研究焦点。由于嵌入式单片机系统集单片机和嵌入式系统为一体,因此嵌入式单片机系统广泛应用于那些对实时
2019-08-01 07:32:30
如何利用FPGA实现高速连续数据采集系统设计?
高速连续数据采集系统的背景及功能是什么?如何利用FPGA实现高速连续数据采集系统设计?FPGA在高速连续数据采集系统中的应用有哪些?
2021-04-08 06:19:37
如何去实现一种基于NAND FLASH的高速嵌入式系统设计呢
NAND Flash芯片系统可分为哪几个区呢?如何去实现一种基于NAND FLASH的高速嵌入式系统设计呢?
2021-12-27 06:31:01
怎么实现TLV1562的4通道高速实时数据采集系统的设计?
文中详述了基于TLV1562和EP1K100的多通道高速采集系统的设计及实现方法,将该采集系统应用到雷达数字式对消器中,结果证明精度和速度都能满足要求。实现了在较低的成本下实施多通道数据采集处理。
2021-04-22 06:11:21
怎么实现一种基于FPGA高速数据采集系统中的输入输出接口?
本文给出了基于FPGA高速数据采集系统中的输入输出接口的实现,介绍了高速传输系统中RocketIO设计以及LVDS接口、LVPECL接口电路结构及连接方式,并在我们设计的高速数传系统中得到应用。
2021-04-29 06:04:42
怎么实现串行闪存小体积的数据采集系统设计?
本文介绍了一种基于AD、CPLD、串行闪存来实现的小体积的数据采集系统。与其他数据采集系统相比,该系统体积小,存储器便于控制,易于升级存储器的容量,能够满足一般的信号采集。不足是系统的采样频率不够高,只能达到250kHz/S,不适于高频信号的采集。
2021-04-07 06:48:52
怎么实现基于Nios软核的嵌入式Internet系统设计?
介绍如何在Altera开发平台上,使用Nios软核CPU来构建嵌入式Internet系统;并结合以太网远程数据采集系统的实例,介绍此类系统硬件,软件的设计方法。
2021-06-04 07:05:47
怎样使用ZYNQ做一个高速数据采集系统
关注、星标嵌入式客栈,精彩及时送达[导读] 最近使用ZYNQ做一个高速数据采集,需要访问一个ADI的高速模数采样芯片,该芯片是利用三线制实现读以及写的功能。三线制实现写通信或许大家都经常...
2022-02-17 06:33:06
用ARM和FPGA怎么设计便携式人工地震数据采集系统?
Linux技术,实现一种小型化、移动性强、网络耦合度高的便携式人工地震数据采集系统。该系统以满足人工地震观测的需要、减小仪器尺寸和重量、降低功耗、降低野外工作强度和提高数据采集工作效率为目标。
2020-03-05 06:20:45
采用ADC技术实现MCU系统数据采集方案
使用MCU的系统设计人员受益于摩尔定律,即通过更小封装、更低成本获得更多的丰富特性功能。嵌入式系统设计人员和MCU厂商关心数据采集系统的三个基本功能:捕获、计算和通信。理解全部功能对设计大有帮助,本文将主要关注数据采集系统的捕获阶段。
2019-07-17 07:21:16
采用PCI总线流水式高速数据采集系统设计
采用PCI总线流水式高速数据采集系统设计摘要:目前基于PCI总线的高速数据采集系统,大多采用高速A/D,CPLD或FPGA,FIFO或双端口RAM以及通用PCI接口来设计,其通用性、灵活性差,不能
2009-10-30 15:09:49
基于uCLinux的嵌入式实时远程数据采集系统
提出一种基于嵌入式操作系统的可远程监测的新型数据采集系统的设计方案. 本系统以嵌入式处理器芯片S3C44B0X作为数据采集及存储的控制核心,并引入了uClinux多任务操作系统. 具
2009-04-24 10:45:4422
基于嵌入式TCP/IP 技术的海水数据采集系统
介绍基于嵌入式TCP/IP 技术的海水实时数据采集系统。网络接口模块和数据采样控制模块分别由单片机实现,两者通过高速FIFO 缓存技术在本地进行无缝连接,以满足高速数据采集时
2009-05-30 09:02:5426
基于Linux的嵌入式数据采集系统
数据采集系统是集计算机、通信及电子技术、工业控制为一体的综合探测系统。本文介绍了基于嵌入式Linux 的数据采集系统的硬件结构和软件设计。为提高系统的实时响应性能和
2009-06-20 09:55:1728
基于嵌入式网络模块的HTTP 数据采集方案
基于嵌入式网络模块的HTTP 数据采集方案:摘要:本文提出了一种在单片机系统中实施基于HTTP 协议的数据采集的方案,利用嵌入式网络模块实现串口到以太网数据的转换,使用采集
2009-06-21 22:39:4418
基于PCI总线的高速数据采集卡系统设计与实现
基于PCI总线的高速数据采集卡系统设计与实现:本文介绍一种基于PCI总线的高速数据采集卡系统的设计方法,讨论了设计高速数据采集系统的关键技术,给出了系统整体设计方案和P
2009-06-22 19:04:5444
高速数据采集系统的设计
本文对高速数据采集系统的设计进行了讨论,介绍利用高速线性放大器、高速A/D 转换芯片、ISP 器件制作的DMA 接口,设计以单片机为核心的高速数据采集系统的方法。关键词: I
2009-07-15 11:16:0022
基于CPLD的雷达高度表数据采集系统设计
本文介绍了一种利用CPLD 器件作控制核心,基于SCSI 硬盘的雷达高度表高速大容量数据采集存储系统,分析了系统组成和设计思想,着重对CPLD 实现的功能做了介绍并给出了代表信号
2009-09-18 11:09:3011
基于CPLD与单片机的高速数据采集系统
本文针对新型匝间耐压测试仪中需要高速采集数据的问题提出了一种结合CPLD 与单片机的高速数据采集系统设计方案。CPLD 产生A/D 芯片的控制时序以及SRAM 的读写控制时序,单片机输
2009-12-23 14:59:5788
基于Xscale的嵌入式农田数据采集系统
在精细农业技术体系中,农田数据采集是基础性工作,也是我国相关研究的薄弱环节。针对这种需求,本文设计了一种嵌入式农田数据采集系统。本系统能够完成农田空间信息采
2010-01-07 11:45:3411
嵌入式实时数据采集系统的设计与实现
设计了一种基于ARM9 与Linux 的嵌入式实时数据采集系统。通过对数据采集实时理论的研究和对系统应用需求的分析选择设计了系统的软硬件,其中主要包括基于AD7892的采集模块硬
2010-01-13 15:45:1129
基于FPGA的超高速数据采集与处理系统
介绍了一种基于FPGA 的超高速数据采集与处理系统,给出了系统实现的方案,并详细阐述了各硬件电路的具体构成。对系统软件功能做了简要介绍,并利用嵌入式逻辑分析仪对该超高
2010-01-20 16:03:2758
换体DMA高速数据采集电路的CPLD实现
换体DMA高速数据采集电路的CPLD实现
介绍了换体DMA高速数据采集电路原理及其CPLD实现。用CPLD设计双端口RAM缓存、控制译码、时序逻辑电路,很好地解决了电路元件所占体积
2009-03-28 15:09:18666
CPLD在多路高速同步数据采集系统中的应用
CPLD在多路高速同步数据采集系统中的应用
CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)是在传统的PAL、GAL基础上发展而来的,具有多种工作方式
2009-03-28 16:49:00767
利用CPLD实现多路数据采集
设计了以CPLD为核心处理芯片的多路数据采集系统,整个数据采集系统可实现最大采集频率为800kHz,通道数为48路的模拟信号的采集。系统中采用了TI公司最新推出的高速低功耗A/D
2009-05-05 20:04:021666
基于CPLD和FIFO的多通道高速数据采集系统的研究
介绍了一种基于CPLD(复杂可编程逻辑器件)和FIFO(先入先出存储器)的多通道高速A/D数据采集系统的设计方法,并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路
2009-05-05 20:50:091651
换体DMA高速数据采集电路原理及其CPLD实现
摘要:介绍了换体DMA高速数据采集电路原理及其CPLD实现。用CPLD设计双端口RAM缓存、控制译码、时序逻辑电路,很好地解决了电路元件所占体积大、电路复杂、不能实现在线
2009-06-20 15:12:07878
高速数据采集系统中精确时标的CPLD实现方法
高速数据采集系统中精确时标的CPLD实现方法
本文介绍一种利用复杂可编程逻辑器件给高速数据采集系统中的采集数据贴上精确时间标签的方法,并
2009-07-20 12:42:23609
异步FIFO和PLL在高速雷达数据采集系统中的应用
异步FIFO和PLL在高速雷达数据采集系统中的应用
1 引言 随着雷达系统中数字处理技术的飞速发展,需要对雷达回波信号进行高速数据采集。在嵌入式条
2009-12-22 17:41:082082
基于CPLD/FPGA高速数据采集系统的设计
基于CPLD/FPGA高速数据采集系统的设计
0 引 言 传统的数据采集系统一般采用单片机,系统大多通过PCI总线完成数据的传输。其缺点是数学运算能力差;
2010-01-27 09:35:01508
基于嵌入式WinCE的远程数据采集系统
基于嵌入式WinCE的远程数据采集系统
摘要:设计了一种基于嵌入式WinCE的远程数据采集系统。利用分层技术在PB(Platform. Builder)集成开发环境中
2010-04-01 15:47:26860
高速数据采集系统中CPLD的应用
CPLD在高速数据采集系统中的应用! 介绍了高速数据采集系统的整体框架分析了其中的通用部分CPLD系列产品的特点及其开发软件.CPLD根据高速数据采集系统的需要VHDL语言的形式,介绍了由
2011-12-17 00:12:0026
基于CPLD的线阵CCD数据采集系统的开发
本文结合实际应用需要,设计了基于复杂可编程逻辑器件(CPLD)的线阵CCD数据采集系统。着重介绍了数据采集的特点及该系统软、硬件设计和最后的性能评价。
2012-05-14 09:53:411133
基于CPLD的高速数据采集系统的实现
本文设计了一种基于CPLD(复杂可编程逻辑器件)+FX2(单片机CY7C68013)的便携式高速数据采集系统,采用了数据流驱动多模块并行技术和USB2.0接口。实践证明,该方案结构简单,成本低廉
2012-05-25 09:53:191472
嵌入式高速实时数据采集系统设备驱动程序的研究
在高速实时数据采集系统设计中 我们采用了“数字信号处理芯片 + 嵌入式中央处理器”的设计思路即将高速实时数据采集系统分成基于三星公司的S3C2410精简指令处理器的核心板和基于现场可编程门阵列的高速
2016-04-18 14:12:301
基于嵌入式系统的图像数据采集系统设计
随着后PC时代的到来和嵌入式的蓬勃发展,运用嵌入式系统实现远程数据采集已成为社会需求的趋势。本文采用嵌入式系统采集图像数据实现加工零件的远程测量,代替传统的人工检测。其特点有:网络化,准确性高,节约人力和物力。
2019-11-04 16:58:502446
如何使用AVR和CPLD实现高速数据采集系统的设计
为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s。整个系统由AVR与CPLD控制实现,通过MAXl308完成模数转换,并设计搭建了其外围电路。采用
2020-07-20 17:17:0211
剖析Blackfin及嵌入式ktClinux在数据采集系统中的应用
本文介绍了一款高性价比的嵌入式处理器,并提供了带USB、以太网、TFT LCD的嵌入式数据采集系统解决方案,以及BT5
2021-04-06 11:11:591505
基于嵌入式linux的数据采集系统设计与实现,基于linux操作系统的嵌入式数据采集模块设计与实现.docx...
湖南大学硕士学位论文基于Linux操作系统的嵌入式数据采集模块设计与实现姓名:易斌申请学位级别:硕士专业:电路与系统指导教师:戴瑜兴基于 Linux 操作系统的嵌入式数据采集模块设计与实现摘要数据
2021-11-03 20:36:059
评论
查看更多