电子发烧友网 > 控制/MCU > 正文

MCS-51串行接口的SCON寄存器与PCON寄存器解析

2018年11月08日 16:21 次阅读

1) 串行口控制寄存器SCON

位:SM0 SM1 SM2 REN TB8 RB8 TI RI

SM0、SM1: 方式选择

SM2 多机通信时使用。当SM2=1时,接收到的第9位RB8若为1,则使RI=1;当SM2=0时,接收到的第9位不管是0还是1,都使RI=1。

MCS-51串行接口的SCON寄存器与PCON寄存器解析

2) 电源控制寄存器PCON

位:SMOD - - - GF1 GF0 PD IDL

与串口有关的只有位SMOD。当该位=1时,波特率加倍。其余的4位与电源控制有关。

3) 串行接收/发送数据缓冲寄存器SBUF(99H)

实际是两个寄存器共用一个地址。

技术专区

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播
收藏 人收藏
分享:

评论

相关推荐

使用Simlator并调试主Projekt时只在观察窗口中看到STATUS和W Register

发表于 2018-11-08 15:08 7次阅读
使用Simlator并调试主Projekt时只在观察窗口中看到STATUS和W Register

请问F28335的AD采集存在噪声如何消除?

发表于 2018-11-08 11:47 13次阅读
请问F28335的AD采集存在噪声如何消除?

新手求tmsf28035寄存器详细资料

发表于 2018-11-08 11:41 14次阅读
新手求tmsf28035寄存器详细资料

vivado挂在place_design

发表于 2018-11-08 11:38 5次阅读
vivado挂在place_design

请问ADRF6604电路中PIN29 IP3SET什么都不接悬空行吗?

发表于 2018-11-08 09:34 17次阅读
请问ADRF6604电路中PIN29 IP3SET什么都不接悬空行吗?

CYW43907内部上拉/下拉信息怎么看

发表于 2018-11-07 17:02 38次阅读
CYW43907内部上拉/下拉信息怎么看

MCS-51单片机寄存器TMOD的工作选择方式解...

GATE为1时,定时器的计数受外部引脚输入电平的控制(INT0控制T0的运行,INT1控制T1的运行...

发表于 2018-11-07 16:39 33次阅读
MCS-51单片机寄存器TMOD的工作选择方式解...

基于STM32F4单片机USART寄存器控制的设...

USART又叫通用同步异步收发器,塔提供了一种灵活的方法与工业使用标准NRZ异步春航数据格式的外部设...

发表于 2018-11-07 16:30 44次阅读
基于STM32F4单片机USART寄存器控制的设...

[PIC32MZ] ETHCON1bits.RXEN和EMAC1CFG1bits.RXENABLE之间的区别是什么?

发表于 2018-11-07 15:14 20次阅读
[PIC32MZ] ETHCON1bits.RXEN和EMAC1CFG1bits.RXENABLE之间的区别是什么?

降低布线延迟的另一流程

这两个选项可帮助降低控制集。但这两个选项不能与-directive同时使用,所以如果是工程模式下,可...

发表于 2018-11-07 11:11 133次阅读
降低布线延迟的另一流程

寄存器写入顺序是否可能改变寄存器的行为?

发表于 2018-11-07 09:51 29次阅读
寄存器写入顺序是否可能改变寄存器的行为?

Axis X没有变化

发表于 2018-11-07 09:50 24次阅读
Axis X没有变化

请问stm32串口的RXNE到底什么时候置位?

发表于 2018-11-07 08:52 120次阅读
请问stm32串口的RXNE到底什么时候置位?

如何系统地入门学习stm32?老司机筒子们有自己...

arm 官方也开始推这种通用库了。而此时st发现一剑走天涯的方法的确有很多弊端,开始了stmcube...

发表于 2018-11-06 17:07 253次阅读
如何系统地入门学习stm32?老司机筒子们有自己...

PIC单片机选用存储体0或1的方法

PIC单片机中级产品PIC16C6X的数据存储器通常分为两个存储体,即存储体0(Bank0)和存储体...

发表于 2018-11-06 15:50 56次阅读
PIC单片机选用存储体0或1的方法

51单片机的内部组成及应用原理解析

STC89C52:8KFLASH、512字节RAM、32个IO口、3个定时器、1个UART、8个中断...

发表于 2018-11-05 15:22 77次阅读
51单片机的内部组成及应用原理解析

基于S3C2440A定时器的正确使用方法

定时器0和1共用一个8位预分频器,定时器2、3和4共用另外的8位预分频器。每个定时器都有一个可以生成...

发表于 2018-11-02 16:03 56次阅读
基于S3C2440A定时器的正确使用方法

多角度讲解高精度SAR ADC的抗混叠滤波考虑因...

理想情况下,与ADC相关的滤波器,特别是那些负责解决频谱混叠问题的滤波器,相比其精度,其幅度响应带宽...

发表于 2018-11-02 11:40 278次阅读
多角度讲解高精度SAR ADC的抗混叠滤波考虑因...

单片机中的冷复位和热复位是什么意思

冷复位用英文来表示是Restart,热复位用英文来表示是Reset。

发表于 2018-11-01 16:25 134次阅读
单片机中的冷复位和热复位是什么意思

单片机通用寄存器的分类及应用

通用寄存器可用于传送和暂存数据,也可参与算术逻辑运算,并保存运算结果。除此之外,它们还各自具有一些特...

发表于 2018-10-31 16:50 91次阅读
单片机通用寄存器的分类及应用

FPGA时序的基本概念,RTL项目的设计探索

尽管工程师们很清楚已有 FPGA 工具的参数设置,但是很多时候并没有完全把这些设置的功能发挥出来。一...

发表于 2018-10-31 15:21 314次阅读
FPGA时序的基本概念,RTL项目的设计探索

基于MCS-51单片机的I/O口结构组成及功能解...

典型的MCS-51单片机有四个双向8位I/O口,分别记作P0、P1、P2、P3,每一个口都由口锁存器...

发表于 2018-10-29 15:57 86次阅读
基于MCS-51单片机的I/O口结构组成及功能解...

XDB系统洞察力

Intel® JTAG/System Debugger video reviewing hardwa...

发表于 2018-10-29 06:37 34次阅读
XDB系统洞察力

ARM7和ARM-Cortex的区别,ARM为什...

IRQ,FIQ定义: 这就是个普通中断,当我们程序定义了该中断,并且在程序运行的时候产生了IRQ中断...

发表于 2018-10-27 11:20 440次阅读
ARM7和ARM-Cortex的区别,ARM为什...

分享SNx4HC164八位移位寄存器的特征应用及...

关于八位移位寄存器具有AND门控串行输入和异步清零(CLR)输入。 门控串行(A和B)输入允许完全控...

发表于 2018-10-24 17:04 56次阅读
分享SNx4HC164八位移位寄存器的特征应用及...

基于STM32单片机低功耗模式机制详细解析

本文主要解读STM32低功耗模式的机制,并不侧重STM32低功耗的程序实现,而且借助STM32固件库...

发表于 2018-10-24 16:16 136次阅读
基于STM32单片机低功耗模式机制详细解析

解决保持时间违例流程

在此情况下,应采用如下图所示的多周期路径约束。其中的第2条约束是对hold的调整,却往往容易被遗漏。...

发表于 2018-10-23 10:10 561次阅读
解决保持时间违例流程

MEMS扫描镜介绍,MEMS微镜按原理区分

MEMS微镜在DLP的应用是一个成功的例子。DLP显示的核心技术则是采用静电原理的MEMS微镜组成的...

发表于 2018-10-22 10:26 584次阅读
MEMS扫描镜介绍,MEMS微镜按原理区分

基于MSP430F169的光伏并网发电模拟装置的...

装置的原理框图如图1所示。在设计中,选用CD4046锁相环芯片和功率MOS管IRF540等性价比较高...

发表于 2018-10-18 08:19 670次阅读
基于MSP430F169的光伏并网发电模拟装置的...

基于STM32单片机的功能及特点

STM32是32位的单片机却只要八位单片机的价格,速度也是八位的好几倍。 更重要的是它作为ARM入...

发表于 2018-10-17 16:51 192次阅读
基于STM32单片机的功能及特点

SN74LV374A 具有三态输出的八路边沿 D...

SNx4LV374A器件是八通道边沿触发D型触发器,设计用于2 V至5.5 VV CC 操作。 特性 2-V至5.5-VV CC 操作 最大t pd 9.5 ns,5 V 典型V OLP (输出接地反弹)&lt; 0.8 V,V CC = 3.3 V, T A = 25°C 典型的V OHV (输出V OH 下冲)> V时 CC = 3.3 V,T A = 25°C 支持所有端口的混合模式电压操作 I off 支持部分断电模式操作 闩锁性能每JESD超过250 mA 17 ESD保护超过JESD 22 2000 -V人体模型(A114-A) 200-V机器型号(A115-A) 1000-V充电设备型号(C101) < /ul> 参数 与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) 3-State Output Rating Operating Temperature Range (C) Pin/Package   var link = "zh_CN_folder_p_quick_link_description_features...

发表于 2018-10-16 10:08 28次阅读
SN74LV374A 具有三态输出的八路边沿 D...

SN74ALVCH162841 具有三态输出的 ...

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VV CC 操作。< /p> SN74ALVCH162841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH162841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为吸收高达12 mA的电流,包括等效的26- 电阻可减少过冲和下冲。 确保上电或上电时的高阻态向下,OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或浮动的输入保持在有效的逻辑电平。 SN74ALVCH162841的工...

发表于 2018-10-16 10:08 21次阅读
SN74ALVCH162841 具有三态输出的 ...

SN74LVTH162373 具有三态输出的 3...

'LVTH162373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 缓冲输出使能(OE < /span>)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线的能力。 OE不影响内部闩锁的操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源或吸收高达12 mA,包括等效的22- 用于减少过冲和下冲的串联电阻。 有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全适用于使用Ioff和上电3的热插拔应用-州。 Ioff电路禁用输出,防止在断电时损坏通...

发表于 2018-10-12 16:27 0次阅读
SN74LVTH162373 具有三态输出的 3...

基于使用STM8单片机I2C方式实现读写操作

STM8S的I2C模块不仅可以接收和发送数据,还可以在接收时将数据从串行转换成并行数据,在发送时将数...

发表于 2018-10-12 16:17 185次阅读
基于使用STM8单片机I2C方式实现读写操作

基于通过寄存器和调用库函数的方式,对比测试STM...

通过在线调试的方式,可以看出1条C语句:GPIOA -> BSRR = 1<<3;//PA3输出高电...

发表于 2018-10-12 15:59 101次阅读
基于通过寄存器和调用库函数的方式,对比测试STM...

基于STM32定时器实现毫秒延时函数

STM32定时器包含基本定时器、通用定时器和高级定时器,其中TIM6和TIM7是STM32当中的基本...

发表于 2018-10-12 15:54 156次阅读
基于STM32定时器实现毫秒延时函数

SN74ALVCH16821 具有三态输出的 3...

这个20位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16821可用作两个10位触发器或一个20位触发器。 20个触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 ...

发表于 2018-10-12 15:46 2次阅读
SN74ALVCH16821 具有三态输出的 3...

SN74ALVTH16373 具有三态输出的 2...

'ALVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于2.5 V或3.3 VVCC < /sub>操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH1637...

发表于 2018-10-12 15:44 2次阅读
SN74ALVTH16373 具有三态输出的 2...

SN74LVTH162374 具有三态输出的 3...

'LVTH162374器件是16位边沿触发D型触发器,具有3态输出,专为低压(3.3V)设计VCC操作,但能够为5 V系统环境提供TTL接口。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)的正跳变时,触发器的Q输出采用在D输入端设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源或吸收高达12 mA,包括等效的22- 用于减少过冲和下冲的串联电阻。 有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸...

发表于 2018-10-12 15:41 0次阅读
SN74LVTH162374 具有三态输出的 3...

SN74LVCH16374A 具有三态输出的 1...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 工作电压范围为1.65 V至3.6 V 输入接受电压至5.5 V 最大tpd为4.5 ns,3.3 V 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持所有端口上的混合模式信号操作(5 V输入和输出电压 具有3.3 VVCC < /sub>) 数据输入上的总线保持消除了对外部上拉或下拉电阻的需求 闩锁性能超过250 mA 每JESD 17 < li> ESD保护超过JESD 22 2000-V人体模型(A114-A) 1000 V充电设备模型(C101) 参数 与其它产品相比 D 类触发器   ...

发表于 2018-10-11 17:45 6次阅读
SN74LVCH16374A 具有三态输出的 1...

SN74ALVCH16721 具有三态输出的 3...

这个20位触发器专为1.65 V至3.6 VVCC操作而设计。 SN74ALVCH16721的20个触发器是边沿触发的D型触发器,具有合格的时钟存储器。在时钟(CLK)输入的正跳变时,如果时钟使能(CLKEN)输入为低电平,器件在Q输出端提供真实数据。如果CLKEN \为高电平,则不存储数据。 缓冲输出使能(OE)\输入将20个输出置于正常逻辑状态(高或低)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16721的工作温度范围为?? 40°C至85°C。 特性 Widebus,EPIC是德州仪器公司的商标。 德州仪器广播公司的成员?家庭 EPIC ?? (增强型高性能...

发表于 2018-10-11 17:10 0次阅读
SN74ALVCH16721 具有三态输出的 3...

SN74ALVCH162374 具有三态输出的 ...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH162374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入端设置的逻辑电平。 输出使能(OE)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为吸收高达12 mA的电流,包括等效的26- 电阻可减少过冲和下冲。 确保上电或上电时的高阻态向下,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持...

发表于 2018-10-11 16:41 0次阅读
SN74ALVCH162374 具有三态输出的 ...

SN74ALVCH162260 具有三态输出的 ...

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 V CC 操作。 SN74ALVCH162260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B输出,设计用于吸收高达12 mA的电流,包括等效的26- 电阻,以减少过冲和下冲。 确保上电或掉电期间的高阻态,OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 提供...

发表于 2018-10-11 16:38 2次阅读
SN74ALVCH162260 具有三态输出的 ...

SN74ALVCH16841 具有三态输出的 2...

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VVCC操作。< /p> SN74ALVCH16841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH16841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16841的工作温...

发表于 2018-10-11 16:06 0次阅读
SN74ALVCH16841 具有三态输出的 2...

SN74LVTH16373 具有三态输出的 3....

'LVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全...

发表于 2018-10-11 15:53 2次阅读
SN74LVTH16373 具有三态输出的 3....

SN74ALVCH16823 具有三态输出的 1...

这个18位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16823具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 SN74ALVCH16823可用作两个9位触发器或一个18-位触发器。当时钟使能(CLKEN)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN置为高电平会禁用时钟缓冲区,从而锁存输出。将清除(> CLR)输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(< span style =“text-decoration:overline”> OE )输入可用于将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 输出使能(OE)输入不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定...

发表于 2018-10-11 15:12 4次阅读
SN74ALVCH16823 具有三态输出的 1...

SN74ABT16373A 具有三态输出的 16...

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...

发表于 2018-10-11 15:07 4次阅读
SN74ABT16373A 具有三态输出的 16...

SN74ALVCH16820 具有双路输出和三态...

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...

发表于 2018-10-11 14:49 2次阅读
SN74ALVCH16820 具有双路输出和三态...

SN74ABT16374A 具有三态输出的 16...

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...

发表于 2018-10-11 11:46 2次阅读
SN74ABT16374A 具有三态输出的 16...

SN74AHCT16374 具有三态输出的 16...

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...

发表于 2018-10-11 11:32 2次阅读
SN74AHCT16374 具有三态输出的 16...

CY74FCT162374T 具有三态输出的 1...

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...

发表于 2018-10-11 11:28 2次阅读
CY74FCT162374T 具有三态输出的 1...

SN74ALVCH16260 具有三态输出的 1...

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...

发表于 2018-10-11 11:08 6次阅读
SN74ALVCH16260 具有三态输出的 1...

SN74ALVCH16374 具有三态输出的 1...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...

发表于 2018-10-11 11:06 2次阅读
SN74ALVCH16374 具有三态输出的 1...

SN74ALVCH16373 具有三态输出的 1...

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...

发表于 2018-10-11 11:02 2次阅读
SN74ALVCH16373 具有三态输出的 1...

SN74LVCH16373A 具有三态输出的 1...

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...

发表于 2018-10-11 11:00 2次阅读
SN74LVCH16373A 具有三态输出的 1...

SN74ABTH16260 具有三态输出的 12...

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 2018-10-11 10:51 2次阅读
SN74ABTH16260 具有三态输出的 12...

MAX77650 PMIC如何利用SIMO技术为...

了解SIMO技术如何简化智能袜子婴儿监护器等低功耗系统的设计。您会了解到MAX77650 PMIC如...

发表于 2018-10-11 10:50 296次阅读
MAX77650 PMIC如何利用SIMO技术为...

SN74ABT162823A 具有三态输出的 1...

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...

发表于 2018-10-11 10:48 5次阅读
SN74ABT162823A 具有三态输出的 1...

SN74ABTH162260 具有串联阻尼电阻和...

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...

发表于 2018-10-11 10:45 0次阅读
SN74ABTH162260 具有串联阻尼电阻和...

SN74ABT162841 具有三态输出的 20...

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...

发表于 2018-10-11 10:43 4次阅读
SN74ABT162841 具有三态输出的 20...

SN74ALVTH16821 具有三态输出的 2...

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...

发表于 2018-10-11 10:35 2次阅读
SN74ALVTH16821 具有三态输出的 2...

SN74ALVTH16374 具有三态输出的 2...

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...

发表于 2018-10-11 10:31 2次阅读
SN74ALVTH16374 具有三态输出的 2...

如何编程MAX32620FTHR平台及配置寄存器

在本系列视频的最后一节,我们将了解如何配置寄存器以及编程MAX32620FTHR平台,对连接到...

发表于 2018-10-11 04:07 256次阅读
如何编程MAX32620FTHR平台及配置寄存器

SN74ABTH16823 具有三态输出的 18...

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 2018-10-10 17:15 6次阅读
SN74ABTH16823 具有三态输出的 18...

SN74AHCT16373 具有三态输出的 16...

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...

发表于 2018-10-10 16:23 6次阅读
SN74AHCT16373 具有三态输出的 16...

如何使用MAX96705/MAX96706 GM...

学习在PCLK不可用时如何使用MAX96705吉比特多媒体串行链路(GMSL)串行器和MAX9670...

发表于 2018-10-10 03:16 458次阅读
如何使用MAX96705/MAX96706 GM...

如何设置外设管理单元

在系列视频的第2节,我们进一步了解如何设置Maxim的外设管理单元(PMU)。在设置PMU时,只需设...

发表于 2018-10-10 03:10 303次阅读
如何设置外设管理单元

微处理器的部件组成及特点介绍

算术逻辑单元(ALU,Arithmetic Logical Unit);累加器和通用寄存器组;程序计...

发表于 2018-10-07 10:33 296次阅读
微处理器的部件组成及特点介绍

我们如何来修复setup violation?

Setup violation其实绝大部分原因是由于drv造成的,我们知道,cell的delay其实...

发表于 2018-10-04 15:06 454次阅读
我们如何来修复setup violation?

高速率低延时Viterbi译码器的设计与实现

这样,2x时钟内读的2片RAM深度分别为2V,宽度2L-1个状态的1 bit路径信息,共计4V深...

发表于 2018-10-04 09:58 321次阅读
高速率低延时Viterbi译码器的设计与实现

基于LinkedInSTM32F4时钟系统初始化...

SystemInit函数开始先进行浮点运算单元设置,然后是复位PLLCFGR,CFGR寄存器,同时通...

发表于 2018-09-30 15:20 401次阅读
基于LinkedInSTM32F4时钟系统初始化...

硬件乘法寄存器是可以通过CPU汇编指令的读或着写...

对于 8 位,24 位操作数寄存器来说,可以通过字节指令进行操作。用一个字节指令进行的乘法器操作,在...

发表于 2018-09-30 10:35 1153次阅读
硬件乘法寄存器是可以通过CPU汇编指令的读或着写...

嵌入式开发JTAG接口的应用介绍

通常所说的JTAG大致分两类,一类用于测试芯片的电气特性,检测芯片是否有问题;一类用于Debug;一...

发表于 2018-09-29 08:19 480次阅读
嵌入式开发JTAG接口的应用介绍

微芯推新型16位数字信号控制器(DSC)大幅提升...

采用超小封装尺寸的dsPIC33CK是Microchip性能最高的单核DSC。

发表于 2018-09-27 15:37 1988次阅读
微芯推新型16位数字信号控制器(DSC)大幅提升...

基于80C51单片机位寻址编程

80C51单片机有位处理功能,可以对数据位进行操作,因此就有相应的位寻址方式。所谓位寻址,就是对内部...

发表于 2018-09-25 15:08 134次阅读
基于80C51单片机位寻址编程

基于FPGA的异步FIFO设计架构

为了得到正确的空满标志位,需要对读写指针进行同步。一般情况下,如果一个时钟域的信号直接给另一个时钟域...

发表于 2018-09-25 14:34 500次阅读
基于FPGA的异步FIFO设计架构

8位、16位、32位MCU的性能大比拼,该如何选...

那从8位转换位32位究竟有什么优势呢?如何来权衡?要很好地理解技术和您的应用程序以确保您做出正确的设...

发表于 2018-09-25 09:30 3306次阅读
8位、16位、32位MCU的性能大比拼,该如何选...

STM32上的CAN通讯是什么?CAN模式功能的...

一.工作模式 通过CAN_MCR寄存器控制INRQ和SLEEP 1.初始化INRQ=1 SLEEP=...

发表于 2018-09-24 19:37 892次阅读
STM32上的CAN通讯是什么?CAN模式功能的...

基于MCU模块的定时器工作原理解析

在MCU中(M16),定时器是独立的一个模块,M16有三个独立的定时器模块,即T/C0、T/C1和T...

发表于 2018-09-19 16:16 172次阅读
基于MCU模块的定时器工作原理解析

51单片机的基本组成结构解析

·128bytes的数据存储器(RAM) (52有256bytes的RAM) ·32条I/O口线·...

发表于 2018-09-18 17:00 350次阅读
51单片机的基本组成结构解析

基于AVR单片机的常见问题解答

所有的C 编译器均已在ATMEL 网站上有关第三方工具供应商的网页上列出;ATMEL 公司在它的网站...

发表于 2018-09-18 16:52 182次阅读
基于AVR单片机的常见问题解答

时序违例的修正与时序优化的思考方向

时序逻辑电路示意图如下。前后两级寄存器之间有一个组合逻辑运算电路。

发表于 2018-09-15 08:23 590次阅读
时序违例的修正与时序优化的思考方向

新版IAR调试查看寄存器方法

这不前面写了一篇在较小资源上跑一个实时操作系统,后台有朋友问了该如何优化代码,我大概回答了一点可以优...

发表于 2018-09-14 17:51 984次阅读
新版IAR调试查看寄存器方法

IP网络维护的四大难题,如何运营好IP网络

我们利用IP协议就可以使这些性能各异的网络在网络层上看起来好像是一个统一的网络。这种使用IP协议的虚...

发表于 2018-09-14 08:08 2382次阅读
IP网络维护的四大难题,如何运营好IP网络

针对通道化0C48 POS线卡提出的基于PM53...

本文基于PM5360和FPGA设计通道化OC48线卡,讨论设计需求,给出总体设计方案,重点分析PM5...

发表于 2018-09-13 10:03 549次阅读
针对通道化0C48 POS线卡提出的基于PM53...

IEEE1588的原理介绍及在KeyStone1...

软件协议栈通过协议处理以后获得本地的时钟与时钟源的绝对时间差值,然后通过寄存器调整本地绝对时间戳。在...

发表于 2018-09-12 08:59 722次阅读
IEEE1588的原理介绍及在KeyStone1...

基于adv212的jpeg2000静态图像压缩系...

干涉图在压缩后,如果丢失信息过多,或是丢失了部分重要信息,则无法复原出真实的光谱。

发表于 2018-09-12 08:33 1216次阅读
基于adv212的jpeg2000静态图像压缩系...

AVR单片机的特点及缺点解析

AVR单片机指令以字为单位,且大部分指令都为单周期指令。而单周期既可执行本指令功能,同时完成下一条指...

发表于 2018-09-10 17:03 228次阅读
AVR单片机的特点及缺点解析

PIC单片机特点及不足之处解析

PIC单片机系列是美国微芯公司(Microship)的产品,共分三个级别,即基本级、中级、高级,是当...

发表于 2018-09-10 16:55 366次阅读
PIC单片机特点及不足之处解析

MSP430系列单片机特性及应用领域介绍

MSP430系列单片机是德州仪器1996年开始推向市场的一种16位超低功耗的混合信号处理器,给人们留...

发表于 2018-09-10 16:50 228次阅读
MSP430系列单片机特性及应用领域介绍

51单片机优缺点及应用领域介绍

应用最广泛的8位单片机当然也是初学者们最容易上手学习的单片机,最早由Intel推出,由于其典型的结构...

发表于 2018-09-10 16:45 379次阅读
51单片机优缺点及应用领域介绍

如何又快又好的学习单片机?

很多想学单片机的人问的第一句话就是:“怎样才能学好单片机”?今天和大家讨论对于如何开始学单片机、如何...

发表于 2018-09-10 16:09 720次阅读
如何又快又好的学习单片机?

时序逻辑电路的建立,保持时间裕量分析

当然上述情况还忽略了时钟的延迟,即默认前后两级寄存器的clk都是同时到达。如果时钟存在正延时,即时钟...

发表于 2018-09-10 10:45 715次阅读
时序逻辑电路的建立,保持时间裕量分析

为什么寄存器会有建立时间,保持时间要求,以及传输...

当时钟信号为低电平时,传输门T1导通,数据经过反相器I1,传输门T1,反相器I3,传到QM端。此时T...

发表于 2018-09-08 10:25 1071次阅读
为什么寄存器会有建立时间,保持时间要求,以及传输...

MAX6625型智能数字温度传感器工作原理及程序...

在系统温度测量和控制中,温度传感器的选用正从模拟式向数字式、从集成化向智能化的方向飞速发展。MAX6...

发表于 2018-09-07 15:33 145次阅读
MAX6625型智能数字温度传感器工作原理及程序...

如何解决异步FIFO跨时钟域亚稳态问题?

跨时钟域的问题:前一篇已经提到要通过比较读写指针来判断产生读空和写满信号,但是读指针是属于读时钟域的...

发表于 2018-09-05 14:29 635次阅读
如何解决异步FIFO跨时钟域亚稳态问题?

PCIe总线自V2.0加入了功能层复位的功能

FLR只复位对应Function的内部状态和寄存器(使其暂时不变化,Making it quiesc...

发表于 2018-09-05 09:46 753次阅读
PCIe总线自V2.0加入了功能层复位的功能

如何开始学单片机?如何开始上手?

先说说单片机,一般我们现在用的比较多的的MCS-51的单片机,它的资料比较多,用的人也很多,市场也很...

发表于 2018-09-04 17:16 808次阅读
如何开始学单片机?如何开始上手?

PCI总线中定义了四种复位名称

热复位(Hot Reset)是一种In-band 复位,其并不使用边带信号。PCIe设备通过向其链路...

发表于 2018-09-04 09:19 675次阅读
PCI总线中定义了四种复位名称

应用于数字电视机顶盒的Java虚拟机的特点介绍

Java虚拟机处于机器和编译程序之间,在任何平台上都提供给编译程序一个共同的接口。Java源程序经过...

发表于 2018-09-03 10:31 868次阅读
应用于数字电视机顶盒的Java虚拟机的特点介绍