SOC中多片嵌入式SRAM的DFT实现方法

　　本文基于MBIST的一般测试方法来对多片SRAM的可测试设计进行优化，提出了一种通过一个MBIST控制逻辑来实现多片SRAM的MBIST测试的优化方法。

　　1 MBIST介绍

　　MBIST意即存储器内建自测试(Memory Build In Self Test)，是目前业界用来测试存储器的一种常见方法，其原理是通过多次反复读写SRAM来确定其是否存在制造中的缺陷。MBIST的EDA工具可针对内嵌存储器自动创建BIST逻辑，它支持多种测试算法的自动实现(常用算法为March C+)，并可完成BIST逻辑与存储器的连接。此外，MBIST结构中还可包括故障自动诊断功能，方便故障定位和特定测试向量的开发。MB-IST的基本结构如图1所示。

　　整个SRAM和MBIST控制逻辑构成的整体只是在原有SRAM端口的基础上增加了复位信号rst_n和bist_start信号(为高表示开始测试)两个输入信号，同时增加了test_dONe(为高表示测试完成)、fail_h(为高表示出现故障)、addr_er(fail_h为高时输出的故障地址有效)等三个输出信号。

　　2 多片SRAM的MBIST测试结构

　　基于SMIC 0.13um工艺的OSD (On Screen Display)显示芯片需嵌入地址位宽为8-bit、数据位宽为512-bit。即大小为256x512bit的SRAM来存储大量的客户定制字符。由于Artisan的SPSRAM Generator支持的SRAM模型的最大数据位宽为64 bit，故可通过8片大小为256×64 bit的SRAM来实现。

　　利用Mentor公司的MBIST Architect选取March3算法可产生两种MBIST结构。其一为每片256x64 bit的SRAM各生成一套MBIST逻辑，以构建MBIST并行结构，图2所示为其并行结构示意图。该方法可对所有MBIST的test_done(完成标志)进行“与”操作，以保证所有SRAM都测试结束;fail_h(失效标志)可进行“或”操作来实现(高有效)，只要有一个SRAM出现故障即停止测试，否则表明所有SRAM测试都通过。

　　第二种方法是针对256×64bit大小的SRAM只生成一套MBIST，然后通过附加的状态机和数字逻辑来对多片SRAM逐一进行测试，即构建如图3所示的MBIST串行结构。当所测的某一个SRAM出现故障即停止测试，若所有SRAM测试结束都未有error信号输出，则表明所有SRAM测试均通过。