32768晶振电路图大全（五款32768晶振电路图设计原理图详解）

32768晶振电路图（一）

电路中，CD4069的门I和门II构成震荡频率为32768Hz的晶体振荡器。其输出经CD4069的门III整形后送至CD4040的端。CD4040的输出由二极管VD1~VD3置成分频系数为21+25+29=546，经分频后在输出端Q9上便可输出一个60Hz的时钟信号供给数字钟集成电路。图2a是另一种60Hz脉冲发生电路。

它由集成电路CD4060和谐振频率为30720Hz的晶振等元件组成。CD4060是14位二进制串行计数、分频器和振荡器。CD4060内部分为两部分，其中一部分是14级计数/分频器，其分频系数为16~16348；另一部分既可与外接电阻和电容构成RC振荡器，又可与外接晶体构成高精度的晶体振荡器。

本电路采用外接30720Hz的晶振来组成晶体振荡器，其振荡信号经CD4060内部9次分频后，在Q9端输出准确的60Hz频率信号（30720÷29=60Hz）。该电路与双阴型数字钟配用时，可采用图2b电路进行极性转换。VT1、VT2选用NPN型三极管，如9013、8050等，图中A端接正电源，B端接电源负端。

该电路与双阳型数字钟配用时，VT1、VT2选用PNP型三极管，如9012、8550等，图中A端接负电源，B端接电源正端。

32768晶振电路图（二）

555定时器构成多谐振荡的秒信号产生电路

555定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。利用它可以很容易地接成施密特触发器、单稳态触发器和多谐振荡器，秒信号产生电路就是选用555定时器构成多谐振荡器。原理图如下图1。

工作原理：

接通电源后，电容C被充电，当uc上升到2/3Vcc时，使uo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，uc下降。当uc下降到1/3VCC时，uo翻转为高电平。电容放电所需时间为：t2=R2Cln2≈0.7R2C；电容充电时间t1≈（R1+R2）Cln2≈0.7（R1+R2）C；波形如图2所示。

本例选用R1=R2=10KΩ，C选47µF。即可在输出端uo得到频率为1Hz的秒时钟信号。

本电路的优点是制作线路简单，成本不高，调节电阻R1可以调节频率，可调节占空比。缺点是由于占空比是可调的不是标准的方波，波形失真较大，且频率的稳定性差。适用于频率精度要求不高的工作场所。