侵权投诉

FPGA开发圈

文章:231 被阅读:931333 粉丝数:47 关注数:0 点赞数:51

如何为可编程逻辑和处理器系统进行IBIS模型名称解码

赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (....
的头像 FPGA开发圈 发表于 09-26 09:40 142次 阅读
如何为可编程逻辑和处理器系统进行IBIS模型名称解码

如何将自由运行的RTL内核、Vitis库和基于hls的数据迁移器组合在一起

赛灵思致力于为所有开发人员开启一种新的设计体验! Vitis统一软件平台可以在包括FPGA、SoC和....
的头像 FPGA开发圈 发表于 09-21 14:15 200次 阅读
如何将自由运行的RTL内核、Vitis库和基于hls的数据迁移器组合在一起

MPSoC SWDT在Standalone下的应用有哪些?

工程师根据FSBL的main.c中的InitWatchDog( ),添加代码后,依然不能使MPSoC....
的头像 FPGA开发圈 发表于 09-19 11:15 136次 阅读
MPSoC SWDT在Standalone下的应用有哪些?

是什么让 SmartNIC 实现了智能化?

智能手机似乎迎来了智能化的时代,并掀起了物联网(IoT)革命。那么,是什么让 SmartNIC 实现....
的头像 FPGA开发圈 发表于 09-18 09:40 310次 阅读
是什么让 SmartNIC 实现了智能化?

足足306页Xilinx FPGA ,对于如此之多的内容该如何消化吸收呢?

FPGA 设计是有章可循的,如果用的是 Xilinx 的 FPGA,这个章就是 UG949。最新版的....
的头像 FPGA开发圈 发表于 09-17 18:12 368次 阅读
足足306页Xilinx FPGA ,对于如此之多的内容该如何消化吸收呢?

赛灵思带你解决困扰V2X(车联万物)发展的行业痛点

V2X(Vehicle to Everything, 车联万物),是车与外界一切交互的技术,可以理解....
的头像 FPGA开发圈 发表于 09-17 14:29 371次 阅读
赛灵思带你解决困扰V2X(车联万物)发展的行业痛点

Hot Chips盛会关于最新AI的部分产品与趋势分析

Hot Chips,全球高性能芯片领域最负盛名的业界盛会!虽受疫情影响,本届 Hot Chips 会....
的头像 FPGA开发圈 发表于 09-16 12:13 767次 阅读
Hot Chips盛会关于最新AI的部分产品与趋势分析

客户依赖即时服务交付 复杂性、计算强度和带宽耗用正成为瓶颈

作者:Mike Thompson AI 无处不在、随时在线和以数据为中心的时代,正催升对更高带宽的需....
的头像 FPGA开发圈 发表于 09-15 11:53 264次 阅读
客户依赖即时服务交付 复杂性、计算强度和带宽耗用正成为瓶颈

PS/PL之间的数据交互办法

MPSoC是Xilinx基于16nm工艺推出的异构计算平台,由于灵活、稳定,在业界得到了广泛的使用。....
的头像 FPGA开发圈 发表于 09-15 09:27 321次 阅读
PS/PL之间的数据交互办法

如何在Vitis HLS中使用C语言代码创建AXI4-Lite接口

在本教程中,我们将来聊一聊有关如何在 Vitis HLS 中使用 AXI4-Lite 接口创建定制 ....
的头像 FPGA开发圈 发表于 09-13 10:04 258次 阅读
如何在Vitis HLS中使用C语言代码创建AXI4-Lite接口

电子展暨5G全球大会中国站共同聚焦2020九大科技热点!

本周 科技正在以超乎想象的速度改变世界!近几年,5G、IoT、自动驾驶、AI、大数据、智能制造、卫星....
的头像 FPGA开发圈 发表于 09-09 10:59 905次 阅读
电子展暨5G全球大会中国站共同聚焦2020九大科技热点!

XCVU27P-3E和 XCVU29P-3E的速度文件参数已更新

描述: 在《Virtex UltraScale+ FPGA 数据手册》(DS923) 中,XCVU2....
的头像 FPGA开发圈 发表于 09-09 10:44 169次 阅读
XCVU27P-3E和 XCVU29P-3E的速度文件参数已更新

如何在设计中加入一个最基本功能的SEM IP

由于高能粒子的撞击,器件的存储单元内容有可能受到干扰,甚至出现翻转。这种单个存储单元的翻转现象(原有....
的头像 FPGA开发圈 发表于 09-07 14:12 272次 阅读
如何在设计中加入一个最基本功能的SEM IP

智能网联加速智能座舱技术发展

其次,全球 OEM 也都在积极为智能座舱集聚力量,不断在概念车上增加智能化新功能。例如,奥迪的情绪感....
的头像 FPGA开发圈 发表于 09-03 10:07 959次 阅读
智能网联加速智能座舱技术发展

动态更改UltraScale/UltraScale+ GTH/GTY收发器线速率设置的方法

由于 UltraScale/UltraScale+ GTH/GTYTransceiver Wizar....
的头像 FPGA开发圈 发表于 09-03 10:04 392次 阅读
动态更改UltraScale/UltraScale+ GTH/GTY收发器线速率设置的方法

卷积神经网络能用INT4为啥要用INT8?

在Zynq UltraScale+ MPSoC 和 Zynq-7000 SoC 系列(16nm 和 ....
的头像 FPGA开发圈 发表于 09-03 10:00 394次 阅读
卷积神经网络能用INT4为啥要用INT8?

如何调试10G/25G以太网IP自协商/Link Training

打开你的Vivado工具,选择你所需要的器件类型,在IPCatalog里产生一个10G/25GEth....
的头像 FPGA开发圈 发表于 09-03 09:57 407次 阅读
如何调试10G/25G以太网IP自协商/Link Training

AI在制造领域落地面临的挑战

华为在智能制造方面的经验对于中国制造升级非常有价值,在了解华为是如何实现智能制造之前,让我们先来看看....
的头像 FPGA开发圈 发表于 09-03 09:53 415次 阅读
AI在制造领域落地面临的挑战

在PL设计中使用MPSoC EMIO GPIO

为了简化使用GPIO,编写了以下脚本。使用下列脚本,一条命令就能设置一个GPIO的输出值。脚本接受两....
的头像 FPGA开发圈 发表于 09-03 09:50 254次 阅读
在PL设计中使用MPSoC EMIO GPIO

LiDAR面临着两大挑战

除了摄像头和雷达,第三种传感器——激光雷达( LiDAR )也愈发受欢迎。如同雷达技术一样,LiDA....
的头像 FPGA开发圈 发表于 09-03 09:44 522次 阅读
LiDAR面临着两大挑战

为什么我要升级到Versal ACAP?

一些 Versal 系列还包含 AI 引擎(一种非常适合高级信号处理和 ML 算法的新型矢量处理器)....
的头像 FPGA开发圈 发表于 09-03 09:40 209次 阅读
为什么我要升级到Versal ACAP?

赛灵思AI引擎简介

在部分赛灵思 Versal ACAP 中包含了 AI 引擎。这些 AI 引擎可排列组合为一组与内存、....
的头像 FPGA开发圈 发表于 09-03 09:35 730次 阅读
赛灵思AI引擎简介

5G网络部署和应用之路上的绊脚石

必须明确的是,我们仍然处于 5G NR 商业推广的早期阶段。增强型移动宽带是满足移动网络中快速增长的....
的头像 FPGA开发圈 发表于 09-03 09:29 292次 阅读
5G网络部署和应用之路上的绊脚石

如何在Vivado Design Suite中完成平台准备工作

先继续往下看。启动 Vivado 并创建工程。我使用的是 ZCU104 评估板。但以下步骤对于所有 ....
的头像 FPGA开发圈 发表于 09-03 09:21 226次 阅读
如何在Vivado Design Suite中完成平台准备工作

如何共享并访问位于远程实验室内的开发板或归同事所有的开发板

此外,还需共享所使用的 hw_server 版本。此实例的访问者必须使用相同版本或者更低版本的 Vi....
的头像 FPGA开发圈 发表于 08-03 16:49 746次 阅读
如何共享并访问位于远程实验室内的开发板或归同事所有的开发板

紫光同创PGL22G开发平台试用---软件和器件

已经可以支持到DDR3的800M。内部频率150M---200M,可以很好的运行。硬件部分和国外的中....
的头像 FPGA开发圈 发表于 08-03 16:46 1264次 阅读
紫光同创PGL22G开发平台试用---软件和器件

可扩展数字化多光束快闪激光雷达的功能

Ouster 可扩展数字化多光束快闪技术的功能十分强大,其新款OS0-128传感器每秒可生成 260....
的头像 FPGA开发圈 发表于 08-03 16:44 780次 阅读
可扩展数字化多光束快闪激光雷达的功能

Vitis AI:从边缘到云的最佳人工智能推断

有了世界领先的模型压缩技术,我们可以在对精度影响极小的情况下,将模型的复杂性降低 5 至 50 倍。....
的头像 FPGA开发圈 发表于 08-03 16:40 656次 阅读
Vitis AI:从边缘到云的最佳人工智能推断

赛灵思推出了Kintex UltraScale+ KU19P FPGA

Xilinx KintexUltraScale+ KU19P FPGA 是 Kintex Ultra....
的头像 FPGA开发圈 发表于 08-03 16:37 597次 阅读
赛灵思推出了Kintex UltraScale+ KU19P FPGA

在命令行里编译Xilinx SDK工程

在BSP工程目录下,有文件makefile,执行make命令,也可以编译。在BSP工程目录下,有很多....
的头像 FPGA开发圈 发表于 07-08 16:16 611次 阅读
在命令行里编译Xilinx SDK工程