【ZYNQ Ultrascale+ MPSOC FPGA教程】第七章FPGA片内ROM测试实验
既然是ROM，那么我们就必须提前给它准备好数据，然后在FPGA实际运行时，我们直接读取这些ROM中预....
【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章FPGA片内RAM读写测试实验
RAM是FPGA中常用的基础模块，可广泛用于缓存数据的情况，同样它也是ROM，FIFO的基础。本实验....
【ZYNQ Ultrascale+ MPSOC FPGA教程】第五章Vivado下PLL实验
PLL(phase-locked loop)，即锁相环。是FPGA中的重要资源。由于一个复杂的FPG....
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三章Verilog基础模块介绍
Wire 类型变量，也叫网络类型变量，用于结构实体之间的物理连接，如门与门之间，不能储存值，用连续赋....
工商网监