高速PCB差分对路由以保持信号完整性

在保持信号完整性方面，必须在高速数字电路中正确布线差分对。遵循这些差分对路由指南并将你的EMI问题抛在脑后。

我曾与一位女士相亲，她不知道我是谁总是迟到。我按时到餐馆等了20分钟，然后才知道我站起来了。当我准备离开时，我的约会到了。如果她在5分钟后，我们会完全错过对方。当双绞线未正确布线时，高速印刷电路板会发生同样的情况。一个信号将到达应有的位置，找不到合作伙伴，然后回家。然而，在PCB上，错过的日期不会伤害感情。这意味着电路信号完整性差或根本不工作。成为高速信号的良好匹配器并对它们进行路由以使它们都准时到达。

这是你的高速信号，路由不良。

差异路由提示和技巧

在以后的日期，我使用了一些技巧来尝试让我的约会准时到达。欺骗我的约会到达准时的道德规范是有争议的，但欺骗差分对信号准时将确保信号的完整性。使用这些差分对路由指南可确保在路由时考虑到时序。

跟踪长度匹配：在路由差分对时，跟踪长度匹配应该是首要任务。不要让一个信号一直穿过印刷电路板，而另一个信号必须走到隔壁。当差分对迹线布线长度不匹配时，定时差异将导致破坏性干扰并降低信号完整性。类似于我的日期高度偏好可能与您的不同，不同的电路具有不同的迹线长度不匹配容差。在开始设计之前，确保您的差分对看得很清楚，检查它们的不匹配容差。

并行路由：每当路由差分对时，尽量保持它们的走线平行。并行路由差分对有助于抵消任何辐射EMI，并有助于跟踪长度匹配。

电气间隙和爬电距离：像当前和前女友一样，单独的差分对应该永远保持尽可能远的距离。当多个差分对紧密布线时，它们将始终以负面方式相互作用。在极远距离的情况下，保持优势和EMI的最小化。

差分对也需要远离易受EMI影响的元件。在距离和爬电距离中测量该距离。有许多不同的方法可以满足电路的间隙和爬电距离要求。

要聪明，不要像这样布线你的差分对。

没有急转弯：最好将差分对直接布线，完全没有转弯。但是，您的PCB布局可能需要转弯。有些女性喜欢光滑的男性，但差异对总是喜欢光滑的曲线。转弯处的锐边将比平滑曲线辐射更多的EMI。差分对中方向的任何变化都不应偏离45度以上。这在内部和外部边缘都很重要，因为两者都可以辐射EMI。

Vias：就像拥有很多女朋友不是一个好主意一样，使用大量过滤器并不是一个好主意。通过几何形状保证至少少量的信号劣化。过于频繁使用时，过孔会显着降低信号完整性并导致差分对中的破坏性反射。

如果您最终在印刷电路板上使用过孔，请确保缩短过短线长度或反向钻孔存根。通孔存根将充当开放式传输线，这意味着大量信号反射。根据短截线的长度，信号甚至可以180度反射回差分对，并抵消有用信号。减少存根的负面影响的最佳方法是最小化存根的长度。通过使用盲孔或埋孔，或通过短柱背钻，可以最小化短柱长度。所有这些选项都会增加制造成本，因此如果预算紧张，您可以简单地在远端板层上建立通路连接。在8层电路板中，1-7连接的未使用短截线比1-2连接短。

匹配由通孔引起的任何信号延迟量也很重要。这可以通过在差分对的两个腿中使用相同数量的过孔或者通过在没有过孔的情况下在腿上添加一些蛇形路由来完成。没有人喜欢成为约会的第三轮，所以要确保所有内容均匀匹配。

看看那些美丽的平行线。

如何让您的计算机完成

为了优化脑力，让您的计算机完成一些工作。您的PCB设计软​​件应该能够自动检查其中一些规则，例如电气间隙。更高级的软件也可以帮助您实现差分对的实际路由。 AltiumDesigner®可能没有适合您的爱情生活的解决方案，但它确实具有帮助用户进行差分对路由的功能。

尽管我们的时间差异，我继续与我的相亲约会。时间问题仍然存在，但我们的关系保持了其完整性。如果PCB上的差分对布线有问题，那么您的电路板可能不会那么幸运。请务必遵循上述指南，以保持高速PCB设计的信号完整性。