自定义sobel滤波IP核，IP接口遵守AXI Stream协议
在边缘检测中，常用的一种模板是Sobel 算子。Sobel 算子有两个，一个是检测水平边缘的 ；另一个是检测垂直边缘的 。与Prewitt算子相比，Sobel算子对于像素的位置的影响做了加权，可以降低边缘模糊程度，因此效果更好。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
协议
+关注
关注
2文章
570浏览量
38909 -
IP
+关注
关注
5文章
1403浏览量
148268
发布评论请先 登录
相关推荐
PYNQ设计案例：基于HDL语言+Vivado的自定义IP核创建
作者：Mculover666 1.实验目的 用HDL语言+Vivado创建一个挂载在AXI总线上的自定义IP核 2.实验步骤 2.1.创建一个新的项目 2.2.调用Create
【Z-turn Board试用体验】+ 【第六贴】：为ZYNQ的SOC添加自定义IP实现嵌入式系统
LED_IP、IIC_IP1.2搭建基本硬核、AXI接口、GPIO外设1.3自定义IP：File
发表于 06-11 23:52
ZYNQ & AXI总线 & PS与PL内部通信(用户自定义IP)
（1个）：是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。我们可以双击查看ZYNQ的
发表于 01-08 15:44
玩转Zynq连载24——用户自定义IP核的移植
`玩转Zynq连载24——用户自定义IP核的移植更多资料共享腾讯微云链接：https://share.weiyun.com/5s6bA0s百度网盘链接：https://pan.baidu.com/s
发表于 09-15 09:55
PCIE项目中AXI4 IP核例化详解
的fifo接口)，用户只要操作fifo接口，无需关心PCIE的内部驱动。为了便于读者更加明白，可以深入了解PCIE，我们将会制作一个PCIE的连载系列。今天，首先说一下自定义AXI4的
发表于 12-13 17:10
ZYNQ自定义AXI总线IP应用 ——PWM实现呼吸灯效果
ZYNQ自定义AXI总线IP应用——PWM实现呼吸灯效果一、前言 在实时性要求较高的场合中，CPU软件执行的方式显然不能满足需求，这时需要硬件逻辑实现部分功能。要想使自定义
发表于 04-23 11:16
【正点原子FPGA连载】第六章自定义IP核-呼吸灯实验-领航者ZYNQ之linux开发指南
Vivado软件中，通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP
发表于 09-09 17:01
【正点原子FPGA连载】第八章自定义IP核-呼吸灯实验--摘自【正点原子】达芬奇之Microblaze 开发指南
8.1.1 系统框图框图中的UART用于打印信息，Breath LED IP核为自定义的IP核，McroBlaze处理器通过
发表于 10-17 11:52
【正点原子FPGA连载】第八章自定义IP核-呼吸灯实验--摘自【正点原子】达芬奇之Microblaze 开发指南
的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有A
发表于 10-19 16:04
构建自定义AXI4-Stream FIR滤波器的步骤
1、构建自定义AXI4-Stream FIR滤波器 AMD-Xilinx 的 Vivado 开发工具具有很多方便FPGA开发功能，我最喜欢的功能之一是block design的设计流程
发表于 11-07 16:07
AXI接口简介_AXI IP核的创建流程及读写逻辑分析
本文包含两部分内容：1）AXI接口简介；2）AXI IP核的创建流程及读写逻辑分析。 1AXI简介（本部分内容参考官网资料翻译）
自定义AXI-Lite接口的IP及源码分析
在 Vivado 中自定义 AXI4-Lite 接口的 IP，实现一个简单的 LED 控制功能，并将其挂载到 AXI Interconnec
发表于 06-25 16:31
•2042次阅读
LogiCORE IP AXI4-Stream FIFO内核解决方案
LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Strea
工商网监
评论