声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
2965浏览量
104703 -
模拟
+关注
关注
7文章
1413浏览量
83645 -
RF
+关注
关注
65文章
3023浏览量
165624
发布评论请先 登录
相关推荐
AD9361和AD9371里接收机的性能有哪些不同呢?
话说,如果使用CMOS工艺的话,零中频的闪烁噪声会比较大,如果使用SiGe和BiCMOS工艺的话,闪烁噪声就会小很多[1]。所以,我就打算看看AD9361和AD9371这两个芯片的工艺。
AD9361 BBPLL锁相环失锁(Z706)
各位好! 我在尝试用FPGA直接配置AD9361,但是BBPLL一直失锁,具体问题如下:
这是9361配置表,在9361初始化时,index一直卡在24,说明BBPLL失锁,观察spi读写
可以看到sdi值一直为0,sdo波形也
发表于 03-25 16:14
ad9361 ADC采样率设置范围
AD9361是一款高性能的射频前端芯片,广泛应用于无线通信系统中。其中一个重要特性是其具有灵活可调的ADC采样率。本文将详细介绍AD9361的ADC采样率设置范围,包括其相关特性、设置
AD9361 开发板电路图 电路原理图
AD9361 开发板电路图 电路原理图 AD9361电路图 TCM1-63AX+ PIN TO PIN CH-BTM163A 替代型号电路图
发表于 01-02 11:46
ad9361接收电平范围
将重点探讨AD9361的接收电平范围。 AD9361的接收电平范围是指该芯片可以接收的射频信号的最小和最大电平范围。这个范围对于射频系统的性能至关重要,因为它决定了芯片是否能够正常接收和解调输入信号。在
求助,关于多片AD9361参考时钟和External LO的问题
当试图另两片AD9361的LO和BB时钟相位固定时,手册上提供了两种办法,一个是两片AD9361的XTALN共源(低频30Mhz-80Mhz),然后片内的TxRFPLL/RxRFPLL/BBPLL
发表于 12-13 07:51
AD9361时延响应特性不固定如何优化?
利用AD9361进行扩频信号的收发自闭环实验,测试发现,AD9361工作在AGC模式下,接收链路时延随接收信号功率变化(时延变化量超过0.1ns)。后调成MGC模式,手动控制接收链路为固定增益,时延
发表于 12-12 07:36
ad9361输出信号异常
各位大佬好,我最近在调试ad9361,试了一下输出一个480k的频率,载波频率是2250.5M,上变频后频率应该是2250.5M+-480k,但是在频谱仪上看到他的载波频率还是很高,按照
发表于 11-01 14:29
用于3G和4G基站应用的AD9361频率(RF)捷变收发器
AD9361接收机LO的工作频率范围为70 MHz至6.0 GHz,发射机LO工作频率范围为47 MHz至6.0 GHz范围,涵盖大多数授权和未授权频段。频道支持小于200 kHz至56 MHz的带宽。
发表于 05-16 14:28
•626次阅读
AD9361数据路径在低电压差分信号(LVDS)模式下运行
接下来将介绍AD9361数据路径在低电压差分信号(LVDS)模式下运行。AD9361数据接口使用并行总线(P0和P1)在AD9361和BBP之间传输数据样本。
评论