JESD204B接口标准中的眼图测量
JESD204是基于SerDes($174.9800)的串行接口标准，主要用于数模转换器和逻辑器件之间的数据传输，其最早的版本是JESD204A，现在是JESD204Bsubclass0，subclass1，subclass2.区别主要在于其对同步和链路间固定时差的测量。目前市场上比较多地数模转换器接口是JESD204B subclass1.其最大传输速率可达12.5Gbps，支持多链路和多器件的同步以及固定时差的测量。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
adi
+关注
关注
143文章
45773浏览量
240037 -
测量
+关注
关注
10文章
4209浏览量
109724 -
数模转换器
+关注
关注
13文章
741浏览量
82424
发布评论请先 登录
相关推荐
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优
JESD204B的常见疑问解答
样本数据输入器件直到模拟输出相应样本的时间。通常，对这两者都以分辨率为采样时钟周期进行测量，因为它们与频率有关。这在原理上与JESD204B链路部署中描述的确定延迟的定义有所不同。
JESD
发表于 01-03 06:35
AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?
芯片上JESD204B协议对应的引脚（SYSREF、SYNCINB和SERDOUT）与ZYNQ7015芯片中的JESD204 IP核的端口对应相连。
发表于 12-15 07:14
ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决？
always中的每个SYSREF都进行同步模式，发现当时AD9680配置完成，JESD204B IP核配置完成，启动SYSREF时钟产生，第一个时钟同步后rx_sync信号拉高一个SYSREF时钟周期
发表于 12-12 08:03
使用JESD204B连接AD9164时,CGS过程无法完成是什么原因导致？
我使用的是KC705板卡，调用了里面JESD204B的IP核，使用模式为interpolation值为4,4条链路，DAC频率为2.5GHZ，通道速度为6.25GHZ，出现的问题是：
帧同步过程
发表于 12-12 07:28
AD9690配置在JESD204B sublcass 0模式下，AD9690的SYSREF±输入管脚怎么处理？
用单片AD9690采集数据给FPGA，不要求确定延迟，因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是这种模式下，对于AD9690的SYSREF±的输入管脚怎么处理？以及AD9690工作在subclass 0 模式下还有没有其他要注意的地方？
发表于 12-12 06:16
AD9136的JESD204B链路无法建立是怎么回事？
使用内部PLL，输入参考频率为100MHz。在采样率时钟设置为1GHz时，DAC的JESD204B链路能建立，但是当频率改为1.5GHz时，SYNC一直为低。其他相关寄存器都已经修改，serdes
发表于 12-05 08:17
AD9680通过0x570和0X56E寄存器快速配置JESD204B，电路锁相环无法锁定，204B无法正常输出数据怎么解决？
9680测试评估中遇到问题：
按照数据手册中的配置步骤，关断链路，通过0x570和0X56E寄存器快速配置JESD204B，链路上电后，电路锁相环无法锁定，204B无法正常输出数据。
发表于 12-05 08:04
使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决？
我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图，发现REG470和REG471都为0xFF，而REG472始终为0.不知有谁知道是什么原因？该如何解
发表于 12-04 07:30
AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet
电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册，更有AD9207
发表于 10-16 19:02
JESD204B是FPGA中的新流行语吗
JESD204B规范是JEDEC标准发布的较新版本，适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计，您会听到新的流行词“JESD204B”。与LVDS和CMOS接口
JED204B是什么？JESD204B的分类及优缺点介绍
大部分的ADC和DAC都支持子类1，JESD204B标准协议中子类1包括：传输层，链路层，物理层。在少部分资料中也会介绍含有应用层，应用层是对JESD204B进行配置的接口，在
发表于 05-10 15:52
•1611次阅读
工商网监
评论