0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

深度讲解分析英特尔的3D封装技术

MEMS 来源:未知 2019-01-29 11:09 次阅读

一说到二维(2D)或三维(3D),总是让人想到人眼视觉效果,然而在半导体领域,3D技术带来的革命更叹为观止,早些年的FinFET和3D NAND只是个开始。从2018年12月初英特尔公布新架构路线,到1月初CES 2019上拿出M.2 SSD大小的整台电脑,这样的速度,你不得不更上!

到底是什么决定着产品质的飞越,销量徘徊不前的PC到底路在何方?英特尔在此次CES上给了大家答案和思考。

“早”在2011年年中,英特尔推出了向空间要性能的Tri-Gate 3D晶体管技术,成为LSI取代电子管之后,半导体制程革命的新标志。该技术就是今天已经广为各大半导体厂商所采用的FinFET。

从2013年开始,多家主流的Flash厂商开始陆续推出3D NAND产品,最早推出该类产品的三星称之为V-NAND。与该技术普及相伴的是MLC向高堆叠TLC的技术演进,SSD进入寻常百姓家。

在这股浪潮中,英特尔和美光并不是十分积极,直到2015年才少量推出了使用相对独特的浮栅技术的3D NAND产品。真正的大招是他们同时宣布,2017年初正式推出成品的3D XPoint技术,英特尔称之为Optane(傲腾),比单纯的3D NAND只讲求容量增加,更多了一重性能(速度、延迟、寿命)的大幅提升。

可以说,半导体业界近年来每次大的技术飞越,都与3D化——从平面向空间要增长密不可分。而其中,英特尔的角色都是那么的微妙和关键。

刚刚公布就接近产品化的3D封装技术Foveros,将用多么“了不起(Foveros希腊语含义)”的成就改变半导体产业呢?

制程(工艺)是什么?无论是英特尔推演在的14nm、刚刚宣布2019年进入的,还是TSMC于去年下半年开始量产7nm,简单的描述是线宽,是晶片组成的半导体里弄中的道路宽度。路窄不是问题,关键是一方面要能保证车辆正常通行,另一方面还要防止路两侧房间不会隔路“相望”。英特尔不断的14nm制程优化过程,就是路不变窄的情况下,尽可能盖上更多的房间、住下更多的晶体管。同理,7nm的马路虽窄,但若不能很好地隔离不同“房间”间的干扰,房间的实际面积或距离,并不能随同制程改进而缩小,也就是晶体管密度没有增加,一切都等于白搭。

虽然FinFET技术已经完全普及,但是由于大多数CPU或SoC内部结构复杂、同时具有电气性能差异巨大的众多功能模块,FinFET技术只能实现单个晶体管,或者说栅极的空间布局,晶体管本身无法实现多层堆叠,即3D化。在这种情况下,CPU和SoC只能基于单片晶圆生产,同等制程情况下,对应DIE的面积反映出晶体管的数量,间接地呈现芯片性能。这也是摩尔定律已死的理论根源。

3D封装技术,在这里起到了革命性的作用,下面的故事有点像立体种植,把从面积要的产能改为向空间要。

立体种植晶体管,对不起,暂时还不能。3D封装说得很清楚,就是在空间中而不是平面化封装多个芯片。也许你会说,这有什么新鲜的,芯片堆叠技术不是老早之前就被广泛使用了么,无论是DRAM还是NAND,都已广泛采用堆叠技术,特别是NAND已经从128层甚至更多层迈进。而智能手机所使用的SiP芯片,也是将SoC与DRAM堆叠在一起的。

DRAM/NAND堆叠相对简单,由于各层半导体功能特性相同,无论是地址还是数据,信号可以纵穿功能完全相同的不同楼层,就像是巨大的公寓楼中从底到顶穿梭的电梯。存储具有Cell级别的高度相似性,同时运行频率相对不高,较常采用这种结构。

SoC和DRAM芯片的堆叠,采用了内插器或嵌入式桥接器,芯片不仅功能有别,而且连接速度高,这样的组合甚至可以完成整个系统功能,因此叫SiP(System in Package)更准确。SiP封装足够小巧紧凑,但是其中功能模块十分固定,难以根据用户需要自由组合IP模块,也就是配置弹性偏低。

在去年年初,英特尔推出Kaby Lake-G令人眼前一亮,片上集成AMD Vega GPU和HBM2显存的Kaby Lake-G让EMIB(嵌入式多芯片互连桥接)封装技术进入人们眼帘,而该技术还只是2D封装,也就是所有芯片在一个平面上铺开。

现在,英特尔已准备好将3D封装引入主流市场,也就是Foveros。Foveros 3D封装将多芯片封装从单独一个平面,变为立体式组合,从而大大提高集成密度,可以更灵活地组合不同芯片或者功能模块。

多IP组合灵活(异构),并且占用面积小、功耗低,是Foveros最显著的特点。特别是结合上英特尔10nm制程,摩尔定律从晶体管密度(2D)到空间布局(3D)两个维度得到延续。

Lakefield是英特尔在CES 2019上披露的全新客户端平台的代号,该平台支持超小型主板,有利于 OEM 灵活设计,打造各种创新的外形设计。该平台采用英特尔异构 3D封装技术,并具备英特尔混合CPU架构功能。借助Foveros,英特尔可以灵活搭配3D堆叠独立芯片组件和技术IP模块,如I/O和内存。混合CPU架构将之前分散独立的CPU内核结合起来,支持各自在同一款10nm产品中相互协作:高性能Sunny Cove内核与4个Atom内核有机结合,可有效降低能耗。英特尔宣布预计将于2019年下半年推出使用这种全新3D堆叠技术的产品。

这颗Foveros 3D封装技术打造的硬币大小的芯片,从下至上,依次是封装基底(Package)、底层芯片(Bottom Chip)、中介层(Active Interposer,中介层上的上层芯片可以包括各种功能,如计算、图形、内存、基带等。中介层上带有大量特殊的TSV 3D硅穿孔,负责联通上下的焊料凸起(Solder Bump),让上层芯片和模块与系统其他部分通信

芯片封装尺寸为12mm×12mm、厚1mm,而内部3D堆叠封装了多个模块:基底是P1222 22FFL(22nm改进工艺)工艺的I/O芯片;之上是P1274 10nm制程计算芯片,内部整合了一个Sunny Cove高性能核心、4个Atom低功耗核心;PoP整合封装的内存芯片。据称,整颗芯片的功耗最低只有2mW,最高不过7W,注意,这可是高性能的x86架构芯片,不是ARM的哟!

围绕这颗芯片制成的电脑主板尺寸缩小到一块M.2规格SSD大小,要知道此前Core m SoC平台主板的面积小1/2以上。

同时Sunny Cove 高性能核心将提供用于加速 AI 工作负载的全新集成功能、更多安全特性,并显著提高并行性,以提升游戏和媒体应用体验,特别是其高级媒体编码器和解码器,可在有限功耗内创建4K视频流和8K内容。另外,从Ice Lake开始,英特尔承诺的直接集成Thunderbolt 3和支持Wi-Fi 6(802.11ax)等功能也将落地,全面增强连接性能。

此后,10nm技术将逐步拓展到桌面级产品领域、Foveros 3D封装的Lakefield,而至强可扩展(Xeon Scalable)平台(Ice Lake-SP)则将在2020年进行升级。

随着东京奥运会的临近,英特尔的5G技术也在加紧部署。其中代号为Snow Ridge的首款10nm 5G无线接入和边缘计算的网络系统芯片,将把英特尔的计算架构引入无线接入基站领域,从而充分让其计算功能在网络边缘进行分发。CES 2019上,英特尔展示了基于Snow Ridge平台的一款小型无线基站,整个设备的体积非常小巧,而这颗芯片示Snow Ridge也采用了Foveros 3D封装工艺,交付时间为今年下半年。

新制程与新封装,一直是英特尔称霸半导体领域的基石。2011年的22nm+Tri-Gate,2019年的10nm+Foveros,摩尔定律的世界依然宽广。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 英特尔
    +关注

    关注

    60

    文章

    9314

    浏览量

    168329
  • 3D
    3D
    +关注

    关注

    9

    文章

    2748

    浏览量

    106383
  • 封装
    +关注

    关注

    123

    文章

    7108

    浏览量

    140900

原文标题:英特尔3D封装技术深度解读

文章出处:【微信号:MEMSensor,微信公众号:MEMS】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    英特尔3D封装技术Foveros

    芯片封装
    电子学习
    发布于 :2022年12月10日 13:04:29

    #高通 #英特尔 #Elite 高通X Elite芯片或终结苹果、英特尔的芯片王朝

    高通英特尔苹果
    深圳市浮思特科技有限公司
    发布于 :2023年10月27日 16:46:07

    英特尔将在2014年推出14纳米处理器芯片

    Bridge的处理器。这种处理器使用3D(三闸)晶体管。  Pat Bliemer还证实称,英特尔的Tick-Tock(工艺年-构架年)战略正在按计划进行。这意味着第一款采用14纳米技术的处理器将在
    发表于 12-05 10:49

    高清图详解英特尔最新22nm_3D晶体管

    高清图详解英特尔最新22nm_3D晶体管
    发表于 08-02 23:58

    高清图详解英特尔最新22nm 3D晶体管

    本帖最后由 eehome 于 2013-1-5 10:10 编辑 高清图详解英特尔最新22nm 3D晶体管
    发表于 08-05 21:48

    【AD新闻】英特尔解读全球晶体管密度最高的制程工艺

    英特尔精尖制造日”活动今天举行,展示了英特尔制程工艺的多项重要进展,包括:英特尔10纳米制程功耗和性能的最新细节,英特尔首款10纳米FPGA的计划,并宣布了业内首款面向数据中心应用的
    发表于 09-22 11:08

    三星、西部数据、英特尔、美光、长江存储探讨3D NAND技术

    `CFMS2018近日成功举办,来自三星、西部数据、英特尔、美光、长江存储等全球存储业大咖,与行业人士共同探讨3D NAND技术的发展未来。我们来看看他们都说了什么。三星:看好在UFS市场的绝对优势
    发表于 09-20 17:57

    英特尔实感SDK如何获得深度和颜色框架

    “嗨,很久以前我安装了我的英特尔实感SDK以便使用D435相机。我看了一下”英特尔实感SDK 2.0的示例“。我非常关注”捕获“和”保存技术“两个例子,通过Visual Studio
    发表于 10-18 14:13

    NUC8I7BE的3D功能会影响什么吗?

    Stero 3D3D功能。有一个讨论这个问题的线程,有些人对此真的不满意吗?在播放蓝光3D时,这会如何影响3D功能?任何人都可以更广泛地解释这一点,最好是
    发表于 10-26 14:52

    英特尔爱迪生闪存失败

    :2017年9月1日15:13:00英特尔SoC设备检测失败:尝试#0英特尔SoC设备检测失败:尝试#1英特尔SoC设备检测失败:尝试#2英特尔SoC设备检测失败:尝试#
    发表于 11-02 10:57

    使用英特尔实感SR300相机的3D扫描仪的几何分辨率的含义是什么

    嗨,我有一台3D系统的3D扫描仪,配有英特尔实感SR300摄像头。我想知道是否有人知道扫描仪附带的软件中低到高几何分辨率的含义。提前谢谢你花时间回答我的问题。以上来自于谷歌翻译以下为原文Hi,I
    发表于 11-30 11:13

    为什么选择加入英特尔

    近日,加入英特尔已有3个月的明星芯片架构师Jim Keller接受了外媒VentureBeat的采访,在采访中谈及了自己加入英特尔的始末和让其为之兴奋的新角色——英特尔公司
    发表于 07-25 07:31

    芯片的3D化历程

    英特尔宣布使用FinFET技术,而后台积电、三星也都陆续采用FinFET。晶体管开始步入了3D时代。在接下来的发展过程中,FinFET也成为了14 nm,10 nm和7 nm工艺节点的主要栅极
    发表于 03-19 14:04

    超越英伟达Pascal五倍?揭秘英特尔深度学习芯片架构 精选资料推荐

    在被英特尔收购两年之后,深度学习芯片公司 Nervana 终于准备将代号为「Lake Crest」的架构转化为实际的产品了。对于英特尔来说,现在入局或许有些迟到,英伟达已经占据深度学习
    发表于 07-26 07:04

    介绍英特尔®分布式OpenVINO™工具包

    性能。 英特尔®OpenlandOpen™管理软件包包括英特尔®深度学习部署工具包(英特尔®DLDT)。适用于Linux *的OpenVINO™工具包的
    发表于 07-26 06:45