8位MCU架构的应用优势介绍

8位MCU架构的进化变化正在帮助他们在整个MCU市场的单位销售方面保持领先地位。在许多应用中，8位MCU成功地抵御了来自32位MCU的竞争 - 而不仅仅是在设计需要非常小的外形尺寸，超低能耗，低引脚输出和极低价格的情况下。在某些情况下，8位MCU实际上胜过其32位竞争对手。

市场分析公司IC Insights，亚利桑那州凤凰城预测，8位MCU将继续拥有微控制器业务中最大的单位出货量，直到另一方面，32位MCU的出货量增长率为9.5％ - 比8位设备的年度百分比高得多。

一些架构变化 - 例如使8位MCU变得更容易C代码中的程序 - 属于跟上不断变化的世界的范畴。其他变化对它们有“回到未来”的感觉，例如回归到闭环反馈控制的概念，MCU的外围设备在没有CPU干预的情况下执行任务。

自主MCU外设已经存在了相当长的一段时间，但专门用于完全支持其8位产品线的MCU供应商不断添加复杂的技术，将术语“自主外设”的含义转变为新的领域。

可配置逻辑单元

最新的创新产品来自于Microchip公司称之为“功能支持”。它始于“独立于核心的外设”的概念 - 专门设计用于在没有CPU干预的情况下尽可能多地工作的外设 - 并在必要时有效地相互通信。 》使用可配置逻辑单元（CLC）实现增强的外设到外设通信。 Microchip的芯片架构师创造了这种通信灵活性，以便嵌入式系统设计人员可以使用与内核无关的外设在硬件中实现闭环反馈控制系统。除了减轻CPU的处理负荷之外，还有其他好处，包括：更快的响应时间，更少的应用代码行，更低的能耗以及更低的MCU内存要求。

CLC模块有8个信号可用作输入可配置逻辑单元和每个输入信号可以随设备而变化。一次最多可以选择四个输入，这可以使用四个8输入多路复用器将输入信号传递到CLC的数据门控级。图1显示了使用CLCxSEL0和CLCxSEL1寄存器选择输入信号的CLC的初始配置步骤。使用配置工具的后续步骤创建了CLC的完整功能。

图1：可配置逻辑在配置的第一阶段的单元格。

闭环控制

功能启用概念首先要确定可能存在于任何嵌入式应用程序中的常见功能组件。这些包括：电源转换，定时，传感器接口，电机控制，输出和信号生成，通信，人机接口和安全（例如，遵守涉及软件中断的规定）。重要的是要注意Microchip的功能启用将“自治外围设备”一词的含义移到新的领域。由于CLC以及在芯片上实现与内核无关的外设的方式，结果不仅仅是外围设备或多或少独立地执行单个功能。相反，外设 - 或外设组合 - 可以根据设计人员的需要动态组合。

应用

用于不同目的的与内核无关的外设的一个例子是Microchip的数控振荡器（NCO）。虽然它通常用于照明控制应用，但它也可以与设备上的其他现有外设结合使用，以实现某些类型的数据传输/接收应用，甚至可以实现更高分辨率的PWM。

传统的PWM开始失去有效的分辨率相对较低的开关频率。例如，具有16 MHz系统时钟速度的传统PWM可实现的脉冲宽度的最小增量变化为62.5 ns。如果最快的PWM时钟是振荡器频率的四分之一（FOSC/4），则增加到250 ns。通过将数字控制振荡器（NCO）与CLC结合使用，可以在具有独立于内核的外设的MCU上构建PWM增量脉冲宽度变化小至15 ps的PWM。

简化模块图2显示了这种技术的示意图。输出控制器模块基于CLC。虽然NCO本身无法产生PWM信号，但可以通过添加基于CLC的输出控制器来改变其行为以产生所需的PWM输出。 NCO确定脉冲宽度。传统的片上PWM可以用作时钟源来触发PWM周期。

CLC中的控制逻辑用于在开关时钟指示下一个脉冲的时间时设置输出。一旦NCO溢出，CLC就会清除输出以完成脉冲。

图2：使用基于NCO和CLC的输出控制器实现的高分辨率PWM。

任何数量的时钟源都可以可以使用（例如，定时器或甚至外部信号），并且在一些应用中，外部触发可能是启动脉冲的最佳选择。例如，零电流检测电路在构建电源时是合适的。 PIC16F1509-I/SS是PIC16F1509-I/SS集成CLC，PWM和NCO模块的工作在此类应用中的独立于内核的MCU的一个例子。

为了开始使用这种类型的设计方法，PIC10F32X开发板是一个有用的工具。它采用NCO和CLC演示软件进行工厂编程，并包含用于应用开发的原型区域。虽然创建带外围设备的闭环反馈控制系统的策略有许多优点，但有时需要CPU干预 - 当系统是例如，体验不典型的行为。硬件限制计时器解决了这种可能性。

大多数外围设备都会启动某种活动，但硬件限制计时器通常用于等待事件发生 - 并执行某些操作以响应未发生的事件。保护MOSFET免受电源应用损坏是一个很好的例子.LED照明应用需要相当高分辨率的电源。使用Microchip的独立于内核的外设，可以将PWM配置为在正常情况下驱动FET对而无需CPU干预。如果PWM无法关闭，可以使用硬件限制定时器，运算放大器和比较器来确保MOSFET不会损坏。

定时器的基本工作是监控PWM是否关闭在正常操作之后的一定间隔之后。如果没有，硬件限制定时器会触发一个中断，要求CPU检查异常的原因，这可能是一个小故障或更严重的事情。

如果CPU确定条件是PWM的条件应该关闭，整个关闭操作大约需要80 ns，因为它是在硬件中执行的：比较器可以在50 ns内翻转;考虑到集成运算放大器的压摆率又增加了30 ns。

软件实现速度不会那么快，因为发出中断所需的时间延迟为两个或三个时钟周期加上所需的时间发出指示。在某些情况下，也可能存在由更高优先级中断引起的延迟。

Microchip的8位PIC16F170X/171X系列是首批采用独立于内核的外设之一。该系列的成员可用于许多应用，包括智能照明控制。典型的选择可能是PIC16F1703-I/SL。

配套产品是DM330014 LED照明开发套件。

32位挑战

在8位和32位MCU竞争的应用中， 32位倡导者的观点是，他们的低端设备与8位MCU相比具有价格竞争力（而且在大批量采购中，它们的价格甚至可能更低）。然而，仔细研究与8位MCU相比具有成本竞争力的32位MCU，表明它们是仅集成基本外设的低端设备。然而，添加更多外设会增加成本，因此将低端32位器件与外设丰富的8位器件相匹配可能并不总是能够实现比较。

低端32位MCU是留下一个替代方案：在软件中执行具有一系列外围设备的8位设备在硬件中的效率更高。也就是说，更少的代码行，更快的响应时间，更快的应用程序上市时间以及更低的能耗，因为更多的执行指令需要更多的时钟周期。在硬件中更快地执行功能还允许MCU更快地进入睡眠模式 - 并保持更长的时间。

指令集和流水线技术虽然Microchip可以归功于8位架构的最新创新，但它可以通过并非意味着唯一一家致力于使8位MCU能够提供卓越性能的公司。

Silicon Labs将基本的8051 MCU架构重新构建为具有Fetch/Decode的流水线复杂指令集计算（CISC）设备/执行管道阶段。

指令集架构已经过修改，以最大化指令吞吐量，同时保持100％的目标代码兼容性。这种“硬连线”实现提供了许多优于原始微编码版本的优势。

Silicon Labs的指令集本身也在不断发展。它现在映射到两级流水线增加的吞吐量并保持8位程序存储器宽度。结果是MCU在1或2个时钟周期内执行大多数指令，并提供原始8051内核20至25倍的性能。

流水线架构提供的计算性能可以与更高级的CPU架构相媲美。例如，大多数基于RISC的MCU都是基于寄存器的，并且只允许对存储在寄存器文件中的值进行算术逻辑单元（ALU）操作。这意味着为了将两个值“和”在一起，必须先将这些值移动到寄存器文件中，然后才能对它们进行操作。另一方面，Silicon Labs的8051架构直接对存储在外设寄存器中的值执行此操作。这使得MCU能够执行快速控制功能。

除了主动支持其8位产品线外，Silicon Labs还在低功耗运营方面开辟了市场领域。其C8051F96x系列的成员，如C8501F969-A-GM，集成了片上DC-DC转换器，可将有源模式功率降低40％，并提供比线性稳压器更高效的电压转换，从而延长移动应用和应用的电池寿命主电源不可用的地方。

结论

虽然8位MCU正在被32位MCU大量替换用于计算密集型应用，但它们仍然为系统设计人员提供了许多有吸引力的功能。拥有强大的8位产品线的IC公司已经成功地发展了架构和指令集，以保持8位MCU的竞争力。也许最重要的创新是在片上外设领域提供硬件执行，而具有价格竞争力的32位MCU必须在软件中执行。外设和新型外设之间通信的增强技术使8位器件在需要低能耗的成本敏感型应用中具有更大的优势。