0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何修复ECO阶段的Noise Violation

数字后端IC芯片设计 来源:lq 2019-01-14 13:55 次阅读

今天我们来介绍一下如何修复ECO阶段的Noise Violation. 首先,我们也来介绍一下什么是Noise。

网上资料很多,大致整理一下,noise(噪声)也称为crosstalk(串扰),signal integrity(信号完整性分析),是随着芯片特征尺寸变小后引发的现象。主要指工艺金属层线变窄,间距变小以后,导致线与线之间的耦合电容(coupling capacitance)增大,接地电容变小(如下图所示)。而Noise的大小与耦合电容成正比,与接地电容成反比。所以导致Noise的影响变大。

那么在后端PR中,noise对我们的影响,主要分为两大类:信号的延迟(delay)和毛刺(glitch)。这两类问题都会对芯片的性能产生影响。

Noise与信号延迟

首先我们来讲下noise对信号延迟的影响,在分析noise时,我们将产生noise信号源的网络称为侵害网络(aggressor net或attacker),受到串扰的网络称为受害网络(victim net)。当aggressor的信号在0 和1之间电平变换时,victim上会产生相应的串扰噪声,这种转换噪声能使victim的信号转换变慢或变快。如果victim受到相同方向跳变的aggressor,会造成它的delay变小;如果victim受到相反方向跳变的aggressor,会造成它的delay变大。

如下图所示:Net N1作为victim,与Aggressor有Cc的耦合电容。假设Net N1正在0~1发生跳变。如果aggressor也在发生0~1的跳变,那么它的上升沿会耦合到N1上面,会造成N1的delay变小;如果aggressor正在发生1~0的跳变,那么它的下降沿作用到N1上时,该信号转换变慢,会造成它的delay变大。

Noise虽然会对信号延迟产生影响,恶化时序。但是,如果在它影响下,时序依然可以signoff,那么我们可以不必去修复它。

Noise与毛刺

Noise引发的另一种现象,我们称为毛刺(Glitch)。如下图所示,当victim net受到aggressor net跳变影响时,就会有毛刺信号通过耦合电容引入。

如下图所示,有时候,这个毛刺信号比较小,可以忽略;但是,当毛刺信号足够高而且持续时间较长,这就有可能导致逻辑功能发生变化,破坏了门电路所保存的状态,使得电路发生故障。因此,在最后timing signoff中,noise引起的glitch是我们必须要修复的violation。

那么,在后端PR中,如何来修复Glitch呢?

有很多方法,下面列举几种;

(1)降低aggressor net的驱动能力

aggressor net的驱动能力越强,Glitch的量级就越大。

(2)增强victim net的驱动能力

victim net驱动能力越弱的话,Glitch的量级也会越大。使用髙驱动单元可提髙潜在victim net的门限,从而降低victim net的受害程度。

(3)保护victim net

将victim net和aggressor net之间的间距加大,或者采用屏蔽线shielding都是保护victim net的一些好方法。

(4)给victim net插入Buffer

插buffer是后端修复violation的万能手段。它也是是处理noise时一项非常有效的修复技术。通过插入buffer将长线打断能有效降低victim net上的耦合电容,从而降低noise的影响。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 信号完整性
    +关注

    关注

    65

    文章

    1334

    浏览量

    94906
  • Noise
    +关注

    关注

    0

    文章

    19

    浏览量

    11143

原文标题:愁绪千万端,扰乱不成眠——如何修复Noise?

文章出处:【微信号:IC_Physical_Design,微信公众号:数字后端IC芯片设计】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    ECO TO PCB问题

    这是之前设计的一款板,在调试中发现有些问题,所以硬件电路有点改动。同时打开原理图和PCB文件,在原理图中已经把所有需要改动的地方全部改好了,然后选择同步,在ECO TO PCB时,也会像之前一样产生
    发表于 12-11 19:12

    FPGA编译在place步骤显示“unusual high hold time violation detected”

    如题,FPGA编译在place步骤显示“unusual high hold time violation detected”,在place步骤会持续数小时,具体提示有"
    发表于 10-26 18:18

    如何解决“access violation at address”错误

    “access violation at address”的意思是“在地址访问冲突”,虽然具体意思不是这样,但这个问题是Access Violation计算机用户在运行的应用程序试图存取时未被指定使用的存储区出现的问题。
    发表于 09-14 18:01 3.5w次阅读

    汽车eco模式使用技巧_eco模式真能省油吗

    ECO由Ecology(环保)、Conservation(节能)和Optimization(动力)合成而得,ECO可以分为主动式ECO驾驶模式和非主动式ECO驾驶模式。其区别主要是智能
    发表于 12-14 09:50 2.9w次阅读

    eco模式的好处以及坏处_eco模式会引起积碳是真的吗

    现在很多车辆都配置了ECO模式的节油功能,通过调节发动机和变速箱的工作来主动实现节油效果的,那么eco模式开着好处和坏处都有什么?eco模式会引起积碳是真的吗?下面给大家分析分析。
    发表于 12-14 10:22 7w次阅读
    <b class='flag-5'>eco</b>模式的好处以及坏处_<b class='flag-5'>eco</b>模式会引起积碳是真的吗

    PADS使用ECO对比步骤

    PADS使用ECO对比步骤
    发表于 01-16 18:20 0次下载

    我们如何来修复setup violation?

    Setup violation其实绝大部分原因是由于drv造成的,我们知道,cell的delay其实是根据它的input transition,以及output load查表计算得来。因此,我们
    的头像 发表于 10-04 15:06 1.7w次阅读
    我们如何来<b class='flag-5'>修复</b>setup <b class='flag-5'>violation</b>?

    如何来手动修复max transition和max capacitance

    对于这种情况,我们可以选择在该instance的右边插入一个buffer,由于buffer的驱动较强,所以让它来驱动右边的10几个instance,这样就能显著降低fanout的数目,修复max transition的violation。如下图所示:原来的instance
    的头像 发表于 11-02 17:06 2w次阅读
    如何来手动<b class='flag-5'>修复</b>max transition和max capacitance

    如何在Vivado中执行工程变更命令 (ECO)

    了解如何在Vivado中执行工程变更单(ECO)。 本视频将向您介绍ECO的常见用例,我们推荐的完成ECO的流程,优势和局限性,并将演示功能设计的ECO
    的头像 发表于 11-21 06:40 4704次阅读
    如何在Vivado中执行工程变更命令 (<b class='flag-5'>ECO</b>)

    使用ECO进行调试有哪些好处

    了解使用Vivado 2016.1中引入的ECO流程进行调试的好处,以及在ECO布局中替换ILA调试探针所需的步骤。
    的头像 发表于 11-29 06:01 3351次阅读
    使用<b class='flag-5'>ECO</b>进行调试有哪些好处

    图形界面介绍:GUI上的按键是Violation Browser

    我们可以通过Layout上的快捷菜单按钮或者Tools下面的Violation Browser按键来打开它。如下图所示:左边layout图中白色部分就是violation, 右边form图中就是对它的介绍
    的头像 发表于 05-19 16:53 2247次阅读
    图形界面介绍:GUI上的按键是<b class='flag-5'>Violation</b> Browser

    ECO技术在SoC芯片设计中的应用

    在现阶段的 SoC芯片设计中,有一半以上的芯片设计由于验证问题需要重新修改,这其中包括功能、时序以及串扰等问题。芯片设计的整个流程都要进行验证工作,工程改变命令(ECO,Engi neer
    发表于 04-07 09:40 8次下载
    <b class='flag-5'>ECO</b>技术在SoC芯片设计中的应用

    空调遥控器上的eco是什么意思

    空调已经成为人家夏天离不开的家用电器,随着科技的发展,空调的种类和功能也越来越多。有些人在使用空调的时候,发现有一个eco模式。那么空调遥控器里面的eco是什么意思?跟随天津电缆厂家一起
    发表于 04-18 13:39 7135次阅读

    详解Xilinx FPGA的ECO功能

    ECO 指的是 Engineering Change Order ,即工程变更指令。目的是为了在设计的后期,快速灵活地做小范围修改,从而尽可能的保持已经验证的功能和时序。ECO 是从 IC 设计领域继承而来,Vivado上 的 ECO
    的头像 发表于 08-02 09:18 3041次阅读
    详解Xilinx FPGA的<b class='flag-5'>ECO</b>功能

    什么是DFT友好的功能ECO呢?

    DFT是确保芯片在制造过程中具有可测试性的一种技术。DFT友好的ECO是指在进行ECO时, 不会破坏芯片的DFT功能或降低DFT覆盖率的设计方法。
    的头像 发表于 03-06 14:47 1470次阅读