侵权投诉

max_fanout的使用方法和技巧

2018-12-27 13:23 次阅读

前言

vivado自带很多命令帮助编译器更好的实现设计者的想法,用得好会变成开发利器。比如,max_fanout命令,本身是用来约束扇出,减少布线拥塞的常用命令。然而很多读者向我反映,使用这个命令之后发现没有任何事情发生,完全没有任何效果。这里我就带大家理一理这个命令的使用方法。

max_fanout            起作用的条件

打算降低扇出的网络必须是reg驱动。因为降低扇出的原理就是reg驱动超过N(设置参数)条网络的时候,就复制一个同样的reg驱动其他N条网络,如果复制2个还不够就一直复制到足够为止,见图1。

-flatten_hierarchy不能设置为none。图形界面设置位置见图2。

如果需要优化的信号在IP核内部那么在布局完成后使用下面的命令phys_opt_design -force_replication_on_nets [get_nets net_name]来保证IP核取消对内部网络的保护,能够正常复制高扇出网络。

图1.寄存器复制示意图

图2. flatten_hierarchy设置位置

max_fanout            的使用形式

1. verilog综合属性设置:(*MAX_FANOUT = 50 *) reg  test;

这里的综合属性必须设置在要降低扇出的寄存器前面,否则一定不会按照设计者意图综合。这种方法缺点是不能作用于IP核内部的某个信号。

2. set_property MAX_FANOUT 50 [get_nets {test}]或者

set_property MAX_FANOUT 50 [get_cells {test_r}]

注意get_cells选中的必须是要求编译器复制它来降低扇出的寄存器,因为verilog代码里面和最终实现的电路里面的寄存器名字很可能不一样,所以建议综合完成后在原理图里面去找到对应寄存器,然后复制他的名字,这样就不会弄错。很多时候读者使用命令的时候cells的名字就弄错了!用get_nets命令也一样最好去原理图里面找对应的网络,复制名字。xdc约束可以作用于IP核内部的某个信号。

max_fanout            的参数意义

(*MAX_FANOUT = 50 *) reg  test;里面的参数就只有一个——50,网络扇出超过50就会复制一个,保证每个复制的寄存器下面的扇出都不超过此参数。xdc约束也一样,不再敖述。

注意,图1的综合设置里面有-fanout_limit这个参数,并且默认是10000。这里是约束全局扇出的,但是max_fanout命令的优先级会高于这里的设置参数。所以编译器会优先按照你的综合属性或者XDC约束来进行优化。           

原文标题:max_fanout命令的正确打开方式

文章出处:【微信号:HaveFunFPGA,微信公众号:玩儿转FPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

单片机C语言代码编写技巧

下面发一些我在网上看到的单片机C语言代码编写技巧和自己的一些经验来和大家分享;
发表于 07-14 11:02 17次 阅读
单片机C语言代码编写技巧

采用电荷定标型结构实现12bitADC的设计和仿真

逐次逼近转换器(SAR-ADC)由采样保持、比较器、DAC和数字控制逻辑组成,其工作原理图如图1所示....
发表于 07-13 17:53 36次 阅读
采用电荷定标型结构实现12bitADC的设计和仿真

采用8通道同步采样ADC AD7770建立高性能功能安全系统

AD7770是一款8通道同步采样ADC,片内集成8个完整的Σ-Δ型ADC。能够提供低输入电流,允许直....
发表于 07-13 17:03 45次 阅读
采用8通道同步采样ADC AD7770建立高性能功能安全系统

fir分布式滤波的fpga实现

这次设计就在加法器带宽处产生问题,带宽不够,发现出来的波形顶部挪到低下去了,通过看中间数据发现是数据....
发表于 07-13 11:41 153次 阅读
fir分布式滤波的fpga实现

调试读取发送状态寄存器的值一直为0x1E是怎么回事

然后在线调试读取发送状态寄存器的值一直为0x1E,,我看网上正确的值是0x2E,这是什么原因呀?...
发表于 07-13 10:35 4次 阅读
调试读取发送状态寄存器的值一直为0x1E是怎么回事

stm32f407+nrf24L01与USB转nrf2401上位机通信问题如何解决

大佬们,这几天在调试f407经nrf2401与PC进行通讯,现在问题是能确认数据发送成功,但是上位机接收不到,不清楚什么情况,地址,...
发表于 07-13 10:35 6次 阅读
stm32f407+nrf24L01与USB转nrf2401上位机通信问题如何解决

Cyclone V FPGA系列中文学习教程免费下载

LAB是由称作自适应逻辑模块(ALM)的基本构造模块组成,通过配置这些模块能够实现逻辑功能、算术功能....
发表于 07-13 08:00 19次 阅读
Cyclone V FPGA系列中文学习教程免费下载

CPU结构与指令集的详细资料说明

本文档的主要内容详细介绍的是CPU结构与指令集的详细资料说明包括了:1 CPU结构 ,2 存储器....
发表于 07-13 08:00 26次 阅读
CPU结构与指令集的详细资料说明

贸泽开售Analog Devices低功耗AD4021和AD4022差分SAR ADC

贸泽电子供应的Analog Devices AD4021和AD4022为高精度、高速、低功耗的ADC....
发表于 07-12 11:43 261次 阅读
贸泽开售Analog Devices低功耗AD4021和AD4022差分SAR ADC

单片机接连照应时刻核算办法

接连照应时刻:从外部接连恳求有用(外部接连恳求象征置1)到转向接连进口地址所需求的照应时刻。每个机器....
发表于 07-12 09:45 41次 阅读
单片机接连照应时刻核算办法

PIC单片机接连模块说明

PIC16F87X系列单片机可以接纳多达14个接连源。接连操控器寄存器INTCON符号着各个接连源的....
发表于 07-12 09:42 32次 阅读
PIC单片机接连模块说明

51单片机分外功用寄存器操作进程

51单片机特有的程序语法以及 Keil 软件的根柢操作进程,请咱们必定要有耐性。
发表于 07-10 10:52 32次 阅读
51单片机分外功用寄存器操作进程

Cortex-M3芯片简介

4. 寄存器位。通常是表示一个位段的数值,例如 bit[15:12] 表示位序号从15往下数到12,....
发表于 07-09 14:43 110次 阅读
Cortex-M3芯片简介

ADC支持采样频率受供电电压影响

STM32 ADC:STM32 12位ADC是逐次逼近型的模数转换器。它有多达19个多路复用通道,允....
发表于 07-09 14:32 55次 阅读
ADC支持采样频率受供电电压影响

GAL16V8芯片的数据手册免费下载

GAL16V8 以最大 3.5ns的传输延迟时间,结合高性能的CMOS工艺与电可擦(E2 )悬浮栅工....
发表于 07-09 08:00 37次 阅读
GAL16V8芯片的数据手册免费下载

关于ARM流水线的资料和分析

流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是....
发表于 07-08 14:41 38次 阅读
关于ARM流水线的资料和分析

矩阵锁存器是如何工作的?

上面的有没有理解不重要,现在我们从简单的只能存1个bit电路开始,来了解一下内存的工作原理吧!
的头像 EDA365 发表于 07-08 11:30 392次 阅读
矩阵锁存器是如何工作的?

单片机C语言程序设计的详细资料

C语言目前己成为电子工程师进行单片机系统开发时的常用编程语言。用C语言来编写目标系统软件,会大大缩短....
发表于 07-07 14:48 66次 阅读
单片机C语言程序设计的详细资料

ADC时钟的工作原理详细介绍

ADC采样保持时间 = 1/{ (ADC时钟) / [2×(CONVRATEDIV +1 +SAMP....
发表于 07-07 08:00 39次 阅读
ADC时钟的工作原理详细介绍

ES7P系列单片机指令集的资料免费下载

ES7P 系列单片机采用 79 条精简指令集系统。汇编指令为了方便程序设计者使用,指令名称大多是由指....
发表于 07-07 08:00 25次 阅读
ES7P系列单片机指令集的资料免费下载

GPIO做输出还能作外部中断输入吗?

我们这里要谈的是基于硬件模式的外部中断话题。当STM32的GPIO作为输出时,可能是通用GPIO输出....
的头像 ST MCU 信息交流 发表于 07-05 10:42 308次 阅读
GPIO做输出还能作外部中断输入吗?

学习单片机C语言,必知的数据存储与程序编写知识!

堆区(heap):就是那些由new分配的内存块,它们的释放编译器不去管,由我们的应用程序去控制,一般....
的头像 MCU开发加油站 发表于 07-05 10:31 310次 阅读
学习单片机C语言,必知的数据存储与程序编写知识!

如何将PIC单片机AD转换数据打包

pic单片机作用宽泛,对于pic单片机,大家已不再像若干年前一样一无所知。随着对pic单片机的使用,....
的头像 Wildesbeast 发表于 07-04 11:13 803次 阅读
如何将PIC单片机AD转换数据打包

FPGA的亚稳定性详细资料简介

本文叙述了FPGA的亚稳定性,叙述了它是如何发生的,是如何导致设计失效的。文中说明了如何计算亚稳定性....
发表于 07-03 08:00 44次 阅读
FPGA的亚稳定性详细资料简介

写Java,eclipse还是IDEA?教你怎么选编译器

作为一名学生党,在学习Java的路上,换过许多编辑器。从最开始的文本文档、到后来大学老师推荐的net....
的头像 如意 发表于 07-01 15:36 260次 阅读
写Java,eclipse还是IDEA?教你怎么选编译器

怎么样才能在Keil C51环境下实现64位浮点库的设计

为解决Keil C51环境下无法进行64位双精度计算的问题,采用分部存储和分部计算的方法,设计了在K....
发表于 07-01 08:00 20次 阅读
怎么样才能在Keil C51环境下实现64位浮点库的设计

语言与编译器设计课程之词法分析程序源程序

本文档的主要内容详细介绍的是语言与编译器设计课程之词法分析程序源程序。
发表于 07-01 08:00 21次 阅读
语言与编译器设计课程之词法分析程序源程序

三菱FX系列PLC教程:FX系列的方向开关指令

三菱FX系列PLC还有多种规格的数据存取单元,可用来修改定时器、计数器的设定值和数据寄存器的数据,也....
的头像 Renesas视频 发表于 06-30 12:40 381次 观看
三菱FX系列PLC教程:FX系列的方向开关指令

在2D和3D用户界面上进行Fluffy Spider演示

MIPS架构20多年前由斯坦福大学开发,是一种简洁、优化、具有高度扩展性的RISC架构。它的基本特点....
的头像 Imagination视频 发表于 06-30 12:04 569次 观看
在2D和3D用户界面上进行Fluffy Spider演示

解决方法论问题可提升实现的一致性

您还可在 Report QOR Assessment 中查看 Report Methodology ....
的头像 FPGA开发圈 发表于 06-28 10:47 440次 阅读
解决方法论问题可提升实现的一致性

RT-Thread编程高阶用法-函数扩展之$Sub$$与$Super$$

那具体RT-Thread又是如何实现在main函数执行之前就把所有初始化硬件、时钟的工作都做了呢?跟....
的头像 RTThread物联网操作系统 发表于 06-28 09:18 222次 阅读
RT-Thread编程高阶用法-函数扩展之$Sub$$与$Super$$

再见,Python 2 你好,Python 3

4月20日,Python2的最后一个版本发布:2.7.18,官网上直接就说明了,“Python 2.....
的头像 如意 发表于 06-27 16:55 986次 阅读
再见,Python 2 你好,Python 3

FPGA系统复位过程中的亚稳态原理

在复位电路中,由于复位信号是异步的,因此,有些设计采用同步复位电路进行复位,并且绝大多数资料对于同步....
发表于 06-26 16:37 87次 阅读
FPGA系统复位过程中的亚稳态原理

基于CPLD芯片和VerilogHDL语言实现位同步时钟的提取设计方案

异步串行通信是现代电子系统中最常用的数据信息传输方式之一,一般情况下,为了能够正确地对异步串行数据进....
发表于 06-26 09:29 77次 阅读
基于CPLD芯片和VerilogHDL语言实现位同步时钟的提取设计方案

异步信号边沿检测电路该如何实现呢?

当检测到上升沿时, pos_edge信号输出一个时钟周期的高电平; 检测到下降沿时,neg_edge....
发表于 06-26 06:28 114次 阅读
异步信号边沿检测电路该如何实现呢?

使用编译器将预处理文件的编译的命令是什么?

如果你使用的是集成开发环境,那么你点击编译按钮就可生成可执行文件,然后点击运行即可运行。那么,你知道....
的头像 玩转单片机 发表于 06-24 11:49 229次 阅读
使用编译器将预处理文件的编译的命令是什么?

一文了解MIPS的寄存器

MIPS 有32个寄存器(0~31), 每个寄存器各有不同的用途。
的头像 如意 发表于 06-23 08:59 182次 阅读
一文了解MIPS的寄存器

编译器优化对函数的影响

编译器如gcc,可以指定不同的优化参数,在某些条件下,有些函数可能会被优化掉。
的头像 如意 发表于 06-22 14:58 305次 阅读
编译器优化对函数的影响

虚拟机:编译器对C函数的名字修饰

虚拟机:编译器对C函数的名字修饰
的头像 如意 发表于 06-22 11:44 326次 阅读
虚拟机:编译器对C函数的名字修饰

使用单片机设计打铃器的程序

软件描述: 上电后,时钟从00.00.00(时/分/秒)自动走时,在走时状态时 , 按PB4(设定;....
的头像 Wildesbeast 发表于 06-21 11:05 723次 阅读
使用单片机设计打铃器的程序

使用单片机控制微型打印机的资料详细概述

由于常用的微型针式打印机的速度慢,噪声大,无法满足某些场合的需要。微型热敏打印机具有打印速度快、噪音....
的头像 Wildesbeast 发表于 06-21 11:04 888次 阅读
使用单片机控制微型打印机的资料详细概述

RS-485收发器实现USB端口和PS2端口的切换

USB协议虽然很复杂, 但是MOUSE端需要编写的程序却十分有限。 用户很容易就能和PC建立联系。(....
发表于 06-20 10:53 517次 阅读
RS-485收发器实现USB端口和PS2端口的切换

寄存器的特性和四大种类

寄存器是由触发器组成的,一个触发器是一个一位寄存器。多个触发器就可以组成一个多位的寄存器。由于寄存器....
的头像 如意 发表于 06-19 16:44 550次 阅读
寄存器的特性和四大种类

MODE寄存器中没有关于SYNCE、SYNCSEL这两个bit的描述?

各位侠客们好,有个小小的疑问,手册spruh22c(April 2012–Revised February 2013)中描述的C28核DMA模块的MODE寄存...
发表于 06-19 14:10 91次 阅读
MODE寄存器中没有关于SYNCE、SYNCSEL这两个bit的描述?

R7F0C008和R7F0C009系列16位单芯片微控制器的数据手册免费下载

1.1 特点超低功耗技术 ● VDD=2.7V~5.5V的单电源 ● HALT模式 ● STOP模式....
发表于 06-19 08:00 195次 阅读
R7F0C008和R7F0C009系列16位单芯片微控制器的数据手册免费下载

在keil编译器中,extern的关键字是什么?

注: 此处只写出这两个函数,第一个延时函数的作用范围是模块内,第二个,它是其它模块需要的。为了简化,....
的头像 lhl545545 发表于 06-18 16:17 183次 阅读
在keil编译器中,extern的关键字是什么?

使用寄存器的逻辑操作指令是什么?

操作系统中硬件相关的部分集中体现在汇编指令和对寄存器的操作中,因此我们对ARM体系结构的介绍也围绕A....
的头像 lhl545545 发表于 06-18 15:49 468次 阅读
使用寄存器的逻辑操作指令是什么?

有没有直接用sdio方式驱动sd卡的资料分享一下

  用sdio方式驱动sd卡,直接操作寄存器,谁有的能否发一份参考一下。。。。。。...
发表于 06-18 04:35 55次 阅读
有没有直接用sdio方式驱动sd卡的资料分享一下

请问是用库写程序好,还是操作寄存器好

请问是用库写程序好,还是操作寄存器好?    如果有库的话是怎么添加的啊?一直不理解啊...
发表于 06-18 04:35 41次 阅读
请问是用库写程序好,还是操作寄存器好

SCIA只能接收不能发送是为什么?

最近要利用2812的SCI进行通信,然后就仿照各种教材写了一个通信例程,实验的时候采用的SCIB,结果发送、接收都正常。 然...
发表于 06-16 12:30 57次 阅读
SCIA只能接收不能发送是为什么?

请问EBWE、EBMWE是哪个寄存器?

介绍EEPROM的控制寄存器EECR程序里出现语句   EECR&(1...
发表于 06-16 09:03 55次 阅读
请问EBWE、EBMWE是哪个寄存器?

ad转换开始后发现ad数据寄存器值始终为零是为什么?

ad转换开始后发现ad数据寄存器值始终为零,模拟输入我测得是有值(2.8v)程序和cpu图如下,pb1为模拟输入,苦逼的用库男 #...
发表于 06-16 09:00 66次 阅读
ad转换开始后发现ad数据寄存器值始终为零是为什么?

XAR0~XAR7、DP/SP/T/ACC/P等寄存器有实际地址吗

问题:XAR0~XAR7、DP/SP/T/ACC/P等寄存器有实际地址吗?他们是存储在哪里呢?在ram区?flash区?还是没有物理地址...
发表于 06-16 08:49 67次 阅读
XAR0~XAR7、DP/SP/T/ACC/P等寄存器有实际地址吗

关于HAL生成的系统初始化函数的问题如何解决

专家好,         请问:    在_systemInit中,    /** - Setup flas...
发表于 06-15 15:53 81次 阅读
关于HAL生成的系统初始化函数的问题如何解决

汇编语言编程艺术PDF电子书免费下载

考虑到这是一本教汇编语言编程的书,是为大学水平的学生写的,由一个似乎知道他在说什么的人写的,你的自然....
发表于 06-15 08:00 51次 阅读
汇编语言编程艺术PDF电子书免费下载

使用单片机实现时钟设计的资料详细概述

X1226具有时钟和日历的功能,时钟依赖时、分、秒寄存器来跟踪,日历依赖日期、星期、月和年寄存器来跟....
的头像 Wildesbeast 发表于 06-13 11:13 658次 阅读
使用单片机实现时钟设计的资料详细概述

零基础学python的PDF电子书免费下载

这个栏目的名称叫做“零基础学Python”。现在网上已经有不少学习python的课程,其中也不乏精品....
发表于 06-12 08:00 108次 阅读
零基础学python的PDF电子书免费下载

栈是一种LIFO后入先出的什么数据结构?

栈在哪里定义大小,定多大合适?这可能很多刚接触单片机开发的同学不是太清楚,下面就将比较常见的IAR开....
的头像 lhl545545 发表于 06-09 09:26 379次 阅读
栈是一种LIFO后入先出的什么数据结构?

LLVM终身程序分析与转换的编译框架的详细资料说明

本文描述了LLVM(Low Level Virtual Machine)编译器框架,它通过在编译时、....
发表于 06-08 08:00 58次 阅读
LLVM终身程序分析与转换的编译框架的详细资料说明

HI-TECH PICC编译器8.05版应用程序

本文档的主要内容详细介绍的是HI-TECH PICC编译器8.05版应用程序免费下载。
发表于 06-08 08:00 78次 阅读
HI-TECH PICC编译器8.05版应用程序

SMV512K32-SP 16MB 防辐射 SRAM

SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
发表于 01-08 17:47 196次 阅读
SMV512K32-SP 16MB 防辐射 SRAM

SN74HCT273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
发表于 01-08 17:46 154次 阅读
SN74HCT273A 具有清零功能的八路 D 类触发器

SN74HC273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
发表于 01-08 17:46 212次 阅读
SN74HC273A 具有清零功能的八路 D 类触发器

SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...
发表于 10-11 15:07 100次 阅读
SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
发表于 10-11 14:49 30次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
发表于 10-11 11:46 48次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
发表于 10-11 11:32 87次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
发表于 10-11 11:28 128次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
发表于 10-11 11:08 37次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
发表于 10-11 11:06 53次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
发表于 10-11 11:02 80次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
发表于 10-11 11:00 167次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-11 10:51 56次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
发表于 10-11 10:48 48次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
发表于 10-11 10:45 58次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
发表于 10-11 10:43 104次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
发表于 10-11 10:35 32次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
发表于 10-11 10:31 39次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-10 17:15 89次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
发表于 10-10 16:23 89次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器