0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Allegro怎样外扩及内缩铜皮?

ILdB_pcb3com 来源:陈翠 2018-12-02 11:16 次阅读

CadenceAllegro16.6版本中,可以很方便的对Shape铜皮进行外扩或者内缩,而不需要重新绘制;铜皮与器件的对比图如下:

选择菜单栏Setup-Application Mode-General Edit,如下图:

Allegro怎样外扩及内缩铜皮?

Find侧边栏设置如下图:

Allegro怎样外扩及内缩铜皮?

光标放在铜皮上单击,并右键选择Expand/Contract,如下图:

单击后,Options侧边栏默认设置如下图:

单击上图中的“+”则可以外扩,单击“-”则可以内缩;这里连续单击4次“+”,对比如下图:

然后右键选择“Done”,完成操作。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    391

    文章

    4548

    浏览量

    83013
  • allegro
    +关注

    关注

    41

    文章

    622

    浏览量

    143972
  • 可制造性设计

    关注

    10

    文章

    2062

    浏览量

    15288
  • 华秋DFM
    +关注

    关注

    20

    文章

    3480

    浏览量

    3871

原文标题:Allegro怎样外扩及内缩铜皮

文章出处:【微信号:pcb3com,微信公众号:小哥Allegro】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    ALLEGRO铜皮时可否自动ASSIGN NET

    ALLEGRO中画SHAPE时需要再ASSIGN给它NET,这样感觉不太方便,而且ASSIGN NET需要在右键选项很下面,感觉效率很低。不知ALLEGRO中可否做到象PROTEL 那样,画铜皮到器件上时,能自动附上网络属性呢
    发表于 03-31 06:52

    cadence16.6 allegro处理铜皮软件就卡死?????

    `请教一下各位大神,我的电脑用的是cadence16.6版本,allegro在铺上铜皮之后(无论静态动态 ),稍微放大缩小一下页面,或者移动元件之类的基本操作软件就卡死,不覆铜一点事儿没有,这是什么问题?有出现过相同问题的朋友并成功解决的吗,怎么解决的啊???谢谢!!!!
    发表于 06-13 17:06

    【eda经验分享】Allegro中如何合并铜皮

    问:Allegro中如何合并铜皮(Merge Shapes)答:在Allegro中,Shape不仅可以是走线,还可以是各种其他属性,例如Silkscreen,Place Bound,Solder
    发表于 11-12 17:49

    请问Allegro16.6怎么显示网络名字在线,铜皮

    如题所示: allegro16.6怎么显示网络名字在线,铜皮上。
    发表于 05-29 21:51

    请问可以在电源上来走线吗?

    在电源上来走线可以吗???
    发表于 06-13 05:35

    allegro中实现铜皮挖字,填补allegro功能空白

    程序功能:在allegro中实现阴字体。 通常情况下,我们只能在allegro中添加阳字体文字。在某些特殊的场合,我们希望能够在板上的铜皮或者丝印中增加阴字体文字。在allegro本身
    发表于 07-02 21:42

    为什么Allegro画的小块铜皮没有连接上?

    各位大咖,请问allegro画的小块铜皮没有连接上怎么回事
    发表于 09-09 05:35

    Altium学习教程:如何建立异形板框的

    首先把需要扩的外形图设置在信号层(比如TOP),把线宽改为0mil(方便计算)。 然后选择外形图,执行命令TJ,就可以得到
    发表于 09-16 14:36

    如何删除Allegro铜皮void?

    如下图所示,在铜皮上放置了挖空(void)之后,这个挖空区域怎样才能删除?谢谢
    发表于 09-17 05:35

    如何清除Keep out层铜皮

    keep out层铜皮怎么清除,我也勾选了死铜移除,Keepout层之外的死铜就是清除不了,哪位高手帮忙解决一下
    发表于 09-19 01:44

    多层电路板设计实现电磁屏蔽

    :  使用zcopy命令先令电源层的routekeepin面积比板框内40mil。具体操作步骤可以参考博文cadence allegro 使用zcopy命令绘制禁止布线层。  
    发表于 12-29 06:35

    allegro17.2如何建立在内层建立封装---短路铜皮

    allegro17.2如何建立在内层建立封装---短路铜皮,有无具体操作指导
    发表于 09-24 21:07

    Allegro合并铜皮的方法

    Allegro中如何合并铜皮,这又是一篇有关Allegro操作的简短文章,同样是近期很多读者搜索的。Allegro中简单快捷的绘制Shape的操作,是我非常喜欢
    发表于 06-08 14:32 8299次阅读
    <b class='flag-5'>Allegro</b>合并<b class='flag-5'>铜皮</b>的方法

    怎样把立创的PCB转成allegro

    怎样把立创的PCB转成allegro
    的头像 发表于 04-03 10:02 3876次阅读
    <b class='flag-5'>怎样</b>把立创的PCB转成<b class='flag-5'>allegro</b>的

    Cadence Allegro 22.1-1-3-将网络显示在焊盘、走线、铜皮

    Cadence Allegro 22.1-1-3-将网络显示在焊盘、走线、铜皮
    的头像 发表于 09-25 09:12 1840次阅读
    Cadence <b class='flag-5'>Allegro</b> 22.1-1-3-将网络显示在焊盘、走线、<b class='flag-5'>铜皮</b>上