0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AXI USB 2.0器件IP及嵌入式IP目录介绍

Xilinx视频 来源:郭婷 2018-11-30 06:29 次阅读

如果嵌入式 IP 目录以及 AXI USB 2.0 器件 IP 对您来说比较陌生的话,此视频将向您详细地介绍这两者。通过本次培训您将学习到 AXI USB2.0器件的关键性能、配置选项以及基本架构,同时还包括有如何在大容量存储应用中使用AXI USB 2.0器件IP的典型应用案例。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • usb
    usb
    +关注

    关注

    59

    文章

    7413

    浏览量

    257881
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    130497
  • IP
    IP
    +关注

    关注

    5

    文章

    1399

    浏览量

    148262
收藏 人收藏

    评论

    相关推荐

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列(流量)。
    的头像 发表于 11-23 16:03 771次阅读
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    LogiCORE IP AXI UART 16550内核简介

    LogiCORE IP AXI 通用异步接收发送器 (UART) 16550 连接到高级微控制器总线架构 (AMBA) AXI,为异步串行数据传输提供控制器接口。该软 IP 核旨在通过
    的头像 发表于 10-16 11:02 2094次阅读
    LogiCORE <b class='flag-5'>IP</b> <b class='flag-5'>AXI</b> UART 16550内核简介

    LogiCORE JTAG至AXI Master IP核简介

    LogiCORE JTAG至AXI Master IP核是一个可定制的核,可生成AXIAXI总线可用于处理和驱动系统中FPGA内部的AXI信号。AXI总线接口协议可通过
    的头像 发表于 10-16 10:12 462次阅读
    LogiCORE JTAG至<b class='flag-5'>AXI</b> Master <b class='flag-5'>IP</b>核简介

    什么是AXIAXI如何工作?

    Xilinx 从 Spartan-6 和 Virtex-6 器件开始采用高级可扩展接口 (AXI) 协议作为知识产权 (IP) 内核。Xilinx 继续将 AXI 协议用于针对 7 系
    的头像 发表于 09-27 09:50 664次阅读
    什么是<b class='flag-5'>AXI</b>?<b class='flag-5'>AXI</b>如何工作?

    LogiCORE IP AXI4-Stream FIFO内核解决方案

    LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream
    的头像 发表于 09-25 10:55 574次阅读
    LogiCORE <b class='flag-5'>IP</b> <b class='flag-5'>AXI</b>4-Stream FIFO内核解决方案

    AMBA3.0 AXI总线接口协议的研究与应用

    本文介绍了AMBA3.0AXI的结构和特点,分析了新的AMBA3.0AXI协议相对于AMBA2.0的优点。它将革新未来高性能SOC总线互连技术,其特点使它更加适合未来的高性能、低延迟设
    发表于 09-20 08:30

    USB IP介绍

    符合USB2.0中的全速规范• 可用资源:8个双向端点• 支持四种传输类型• 对于bulk和同步传输,还支持double buffer模式;使得一个buffer用于USB硬件和PC交换数据的同时
    发表于 09-12 08:24

    USB IP及其库的使用

    USB IP• 可作为全速或低速的USB设备• 存在于STM32F102、STM32F103• FS OTG IP• 可作为全速和低速USB
    发表于 09-06 07:38

    IP_数据表(I-10):USB2.0 Transceiver for TSMC 28nm HPC+

    IP_数据表(I-10):USB2.0 Transceiver for TSMC 28nm HPC+
    发表于 07-06 20:21 0次下载
    <b class='flag-5'>IP</b>_数据表(I-10):<b class='flag-5'>USB2.0</b> Transceiver for TSMC 28nm HPC+

    IP_数据表(I-9):USB2.0 Transceiver for TSMC 40nm LP

    IP_数据表(I-9):USB2.0 Transceiver for TSMC 40nm LP
    发表于 07-06 20:12 0次下载
    <b class='flag-5'>IP</b>_数据表(I-9):<b class='flag-5'>USB2.0</b> Transceiver for TSMC 40nm LP

    IP_数据表(I-26):USB2.0 Transceiver for Samsung 28nm

    IP_数据表(I-26):USB2.0 Transceiver for Samsung 28nm
    发表于 07-05 19:45 0次下载
    <b class='flag-5'>IP</b>_数据表(I-26):<b class='flag-5'>USB2.0</b> Transceiver for Samsung 28nm

    自定义AXI-Lite接口的IP及源码分析

    在 Vivado 中自定义 AXI4-Lite 接口的 IP,实现一个简单的 LED 控制功能,并将其挂载到 AXI Interconnect 总线互联结构上,通过 ZYNQ 主机控制,后面对 Xilinx 提供的整个
    发表于 06-25 16:31 2031次阅读
    自定义<b class='flag-5'>AXI</b>-Lite接口的<b class='flag-5'>IP</b>及源码分析

    简单讲解AXI Interconnect IP核的使用方法

    最近需要用到AXI接口的模块,xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对AXI接口的B
    的头像 发表于 06-19 15:45 5111次阅读
    简单讲解<b class='flag-5'>AXI</b> Interconnect <b class='flag-5'>IP</b>核的使用方法

    Video In to AXI4-Stream IP核知识介绍

    大家好!今日分享一些关于Video In to AXI4-Stream IP 核的知识。在具体学习IP核的过程中,我也将分享一些关于如何看xilinx英文文档的技巧。
    的头像 发表于 05-18 14:55 1037次阅读
    Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b>核知识<b class='flag-5'>介绍</b>

    基于DWC2的USB驱动开发-0x02 DWC2 USB2.0 IP功能特征介绍

    DWC2即新思(Synopsys )的DesignWare® Cores USB 2.0 HiSpeed On-The-Go (OTG)控制器IP,被大量使用。从linux的内核源码驱动中就带DWC2的驱动(新思官方维护),可以
    的头像 发表于 05-09 10:09 6037次阅读
    基于DWC2的<b class='flag-5'>USB</b>驱动开发-0x02 DWC2 <b class='flag-5'>USB2.0</b> <b class='flag-5'>IP</b>功能特征<b class='flag-5'>介绍</b>