0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何帮助您快速和准确地进行DFM检查和优化Stub线!

电子工程师 来源:未知 作者:李倩 2018-11-16 16:09 次阅读

做为一名优秀的 PCB 设计师,他所设计出来的 PCB 应该是无可挑剔,包括前端的 PCB 布线和后端的 DFM(面向制造的设计,Design for manufacturability);因为设计与制造是产品生命周期中最重要的两个环节,并行工程就是在开始设 计时就要考虑产品的可制造性和可装配性等因素。

此份简明教程将以图文的形式展示如何帮助您快速和准确地进行 DFM 检查和优化 Stub 线。

一、何谓Stub线

就是俗称的线头或歪线(特别在 Router 中经常出现), 或者说信号没打算经过的路径,如图所示:

但是以下两种情况是可以忽略的:

1, 在添加测试点的时候,为保证测试点的间距,不得不多拉一根线出来。

这种情况,对于 High speed signal 是完全禁止的。因为通过大量的仿真和布线经验,stub 会严重影响高速线的信号质量。

2,对于 press fit component 而言的,当板厚在 2.1mm 以上时,并且 信号是在上半部分层面进入 press fit component ′s pin的时候,就产生了 via stub.

比如,一个 16 层板,信号在 Layer3进入 press fit component ′s pin,则红色路径为信号经过的路径。蓝色路径就是多出来的 Stub。

此种情况也会影响高速线的信号质量的。

解决方法:

一是将蓝色的线切掉,就是要求 PCB 进行背钻处理。上图 背钻从 bottom 钻到lay4,但这会增加很多成本。

二是信号线尽量往下半部分层面如 press fit component ′s pin。

信号对 stub 的长度也是有限制的,这就需要根据信号的速度而定。可通过仿真或直接咨询信号完整性工程师.

二,Stub 检查

1、执行[Toosl]/[Verify Design],进入设计验证界面.

2、执行[Hign Speed],进入高速设计验证界面.

3、勾选[Check Stubs]/[OK]

4、执行[Start],进行 Stubs 验证。

4,此时,在我们的PCB上面,会出现警告标识,我们可根据警告标识进行布线优化.

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PADS
    +关注

    关注

    76

    文章

    805

    浏览量

    106903
  • DFM
    DFM
    +关注

    关注

    8

    文章

    447

    浏览量

    27587

原文标题:教你PADS 中如何检查 Stub 线!!!

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    教你PADS 中如何检查 Stub 线!!!

    此份简明教程将以图文的形式展示如何帮助您快速准确进行 DFM 检查优化
    的头像 发表于 07-10 15:48 8801次阅读
    教你PADS 中如何<b class='flag-5'>检查</b> <b class='flag-5'>Stub</b> 线!!!

    LabVIEW实时与FPGA助您快速构建工业高确定性应用

    LabVIEW实时与FPGA助您快速构建工业高确定性应用议程?工业高确定性应用的解决方案–实时系统与FPGA?NI提供全面的解决方案–快速开发实时应用–利用FPGA进一步提高确定性?小结[hide]LabVIEW实时.rar[/hide]
    发表于 10-28 10:27

    QuartusII 设计软件帮助您进行 FPGA 和 CPLD 设计

    。 不过,本手册并不是 Quartus II 软件详尽的参考手册。相反,本手册只是一本指导书,它解释软件的功能以及这些功能如何帮助您进行 FPGA 和 CPLD 设计。本手册按一系列特定的可编程逻辑设计
    发表于 05-23 19:11

    教你PADS中如何检查Stub线

    教你PADS中如何检查Stub线
    发表于 08-16 16:10

    学习pads时踩过的坑——如何检查 Stub 线

    生命周期中最重要的两个环节,并行工程就是在开始设计时就要考虑产品的可制造性和可装配性等因素。此份简明教程将以图文的形式展示如何帮助您快速准确进行 DFM
    发表于 06-10 14:01

    不同的走线层,一样的STUB

    ``一博科技自媒体高速先生原创文|黄刚N年的宝贵经验告诉我们,遇到过孔stub时,最好办法就是器件在表层走线靠下层,器件在底层走线就靠上层,这样能把stub降到最低。但是,有没有这样一
    发表于 10-22 15:20

    PCB DFM检查的重要性以及检测步骤

    在PCB组装过程中,有许多步骤和过程正在进行中,CM(合同制造商)希望提前确保电路板没有任何可能引起问题的制造设计(DFM)问题。这是CM应该执行的PCB DFM检查,这样才能确保正确
    发表于 11-18 18:23

    大家最关心的制造成本来了!怎么使用DFM降低成本?

    或者多采购、少采购元器件。物料采购错误当然造成的成本损失相当大。华秋DFM的BOM检查功能帮助用户BOM文档查错,避免采购错误物料造成的损失。案例分享最小线宽线距:线宽、
    发表于 09-16 11:48

    如何避免“断头线”带来的DFM(可制造性)问题

    很长一段没有打孔,也没有与其他位置连接,导致出现断头线。如果使用DFM检查出这条断头线,实际上这条断头线可以删除取消。02铜皮细丝的断头
    发表于 11-18 11:17

    初学者设计PCB,如何检查断头线

    很长一段没有打孔,也没有与其他位置连接,导致出现断头线。如果使用DFM检查出这条断头线,实际上这条断头线可以删除取消。02铜皮细丝的断头
    发表于 11-18 11:23

    PCB设计必看│EMC设计布局布线检查规范

    进行审查。 本篇内容就这两方面的检查做了建议,希望对大家有所帮助。 一、EMC设计布局检查建议 1、整体布局检查建议 ① 模拟、数字、
    发表于 08-22 11:45

    华秋DFM新功能丨可焊性检查再次升级,抢先体验!

    评估设计的合理性。下面结合软件讲解。 二、用华秋DFM检测可焊性风险 1、焊盘周长连线宽度比(SMD) 连线占SMD焊盘周长宽度比≥100%,散热过快锡膏熔点低会导致虚焊,建议优化线、铜与焊盘相连
    发表于 09-26 17:09

    华秋DFM可焊性检查再次升级,抢先体验!

    评估设计的合理性。下面结合软件讲解。 Part.02用华秋DFM检测可焊性风险 焊盘周长连线宽度比(SMD) 连线占SMD焊盘周长宽度比≥100%,散热过快锡膏熔点低会导致虚焊,建议优化线、铜与焊盘
    发表于 09-28 14:35

    执行DFM检查的最佳方法

    设计电路板时,目标是构建能够准确反映设计意图并达到最高质量的 PCB 。只有当整个 PCB 开发流程为此进行优化。实现这一目标的第一步是生成一个设计文件该软件包全面描述了您要构建的电路板。最重
    的头像 发表于 10-09 21:20 2026次阅读

    PCB layout有DRC检查,为什么还要用DFM

    最近硬件工程师同行提出疑问,在硬件设计过程中layout完成后有DRC检查,已经对设计工艺规则做了检查,那么DFM可制造性分析还有必要吗?今天就为大家用一篇文章说明下DRC与DFM两者
    的头像 发表于 11-03 13:28 511次阅读