0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三个命令生成的报告中均可显示Clock Skew的具体数值

电子工程师 来源:未知 作者:李倩 2018-11-07 11:08 次阅读

过大的Clock Skew也可能导致时序违例,尤其是其数值超过0.5ns时。如下三个命令生成的报告中均可显示Clock Skew的具体数值。

report_design_analysis

report_timing_summary

report_timing

降低Clock Skew可采用如下流程操作。

图片来源: page 8, ug1292

1

异步跨时钟域路径是否被安全合理地约束

时钟关系有两种:同步时钟和异步时钟。如果发送时钟和接收时钟是同源的,例如来自于同一个MMCM,则认为二者是同步时钟,否则就按异步时钟处理。对于异步跨时钟域路径,可采用如下三者之一进行约束:

set_clock_groups

set_false_path

set_max_delay -datapath_only

2

发送时钟和接收时钟的时钟树结构是否平衡

时钟树结构其实就是时钟的拓扑结构。从发送时钟和接收时钟的角度看,平衡的时钟树结构是指二者“走过相同或等效的路径”。如下图所示,发送时钟和接收时钟来自级联的BUFG的不同位置上,这就是典型的不平衡时钟树。在设计中要避免这种情形。通过Tcl命令report_methodology可检查出设计中级联的BUFG。

<不推荐>

同时,还要利用好BUFG_GT和BUFGCE_DIV,两者均可实现简单地分频。如下图所示,利用BUFG_GT实现二分频,从而节省了MMCM。

此外,还要保持时钟路径“干净”,即不能在时钟路径上存在组合逻辑。在时序报告中,点击如下图标记的按钮,按下F4,在显示时序路径的同时也会显示该路径的时钟拓扑结构。

3

检查Clock Skew是否小于0.5ns

CLOCK_DELAY_GROUP可有效改善同步跨时钟域路径的Clock Skew,因此,Xilinx建议对于关键的同步跨时钟域路径,可通过设置该属性降低Clock Skew,即使发送时钟和接收时钟具有相同的CLOCK_ROOT值。CLOCK_DELAY_GROUP的具体使用方法如下图所示,其中clk1_net和clk2_net是Clock Buffer的输出端连接的net。但是,避免过多使用该属性,否则会适得其反。

4

时钟是否同时驱动I/O和Slice中的逻辑资源

如果时钟同时驱动I/O和Slice中的逻辑资源,且负载小于2000时,可通过CLOCK_LOW_FANOUT属性对相应的时钟net进行设置,最终可使工具将该时钟驱动的所有负载放置在同一个时钟域内。通过命令report_clock_utilization生成的报告可查看每个时钟的负载,如下图所示。

CLOCK_LOW_FANOUT的具体使用方法如下图所示。

5

检查数据路径是否穿越SLR或I/O Column如果时钟负载较小且穿越SLR或I/O Column时,可通过Pblock实施位置约束,将负载限定在一定区域内,例如在一个SLR内,以避免穿越一些特殊列,例如I/O Column。相反地,如果数据路径并未穿越SLR或I/O Column,可尝试对相应的MMCM或PLL做位置约束,使其位于这些负载的中央。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1477

    浏览量

    130274
  • CLOCK SKEW
    +关注

    关注

    0

    文章

    2

    浏览量

    1522

原文标题:深度解析ug1292(8)

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    哪些因此会导致时钟skew过大呢?FPGA中降低时钟skew的几种方法

    在时序报告中,会显示clock path skew,如果时钟偏移超过0.5ns,就需要额外关注了。
    的头像 发表于 03-13 09:06 505次阅读
    哪些因此会导致时钟<b class='flag-5'>skew</b>过大呢?FPGA中降低时钟<b class='flag-5'>skew</b>的几种方法

    求助!求解:电平器的三个端子和相电的具体接法

    求助!求解:电平器的三个端子和相电的具体接法。谢谢
    发表于 09-19 14:33

    为什么三个线电压数值不同,怎么会有220的线电压?

    为什么三个线电压数值不同,怎么会有220的线电压?!!!!​​
    发表于 04-30 22:13

    我画的一三个按键控制三个数据显示的图,求程序啊

    我画的一三个按键控制三个数据显示的图,求程序啊,我自己不会,另外图也拿不准,刚学,求帮忙{:1:}
    发表于 05-18 20:43

    labview如何实现三个事件互锁?

    labview如何实现三个事件互锁?即三个布尔量只允许一输出为TRUE,剩下两FALSE。有人能指点小弟一二吗
    发表于 10-26 14:25

    如何减小clock skew

    求助大神,clock skew太大,导致时序违规怎么破?时钟由DCM输出,已经过BUFG
    发表于 01-14 17:00

    时钟向导是否有一功能可以指导两PLL生成没有偏斜的时钟?

    我想生成8相位时钟。所以为此,我将不得不使用两PLL。我想确保所有生成的时钟都没有时钟偏差。时钟向导是否有一
    发表于 10-11 15:01

    怎么了解时序报告的时钟偏差

    生成全局时钟。我知道这不是推荐的方法,但我想避免在设计中使用FIFO。我的时钟周期为7ns;虽然我预计本地BUFR时钟与DCM的全局时钟之间存在偏差但我没想到它会超过7ns。时间报告(下图)显示
    发表于 02-22 08:03

    LabviewDBL数值常量控件出现了三个

    这个DBL数值常量显示为数组时为什么出现了三个框,这三个框分别代表什么呀,谢谢
    发表于 05-28 21:11

    一主两从三个pwm模块工作于同步状态怎么实现?

    对于相逆变方式,我设定一主两从三个pwm模块工作于同步状态,如果主用CTR=0产生同步脉冲,而两从的相位寄存器都设为零的话,按照参考指南:同一时刻主和从的时基计数值会不会差1?如果
    发表于 05-11 09:25

    非常高效三个linux shell命令分享

    了开发效率。本文浅析三个非常高效的linux shell命令(awk,grep,sed),在开发工程的实际应用。1,从系统命令的打印获取
    发表于 12-23 06:38

    Skew Correction Using Delay Li

    " of phased signals such as data and clock signals. Skew can be caused by signal delays in the signal path or inherent incompatibilities
    发表于 04-22 11:21 1154次阅读
    <b class='flag-5'>Skew</b> Correction Using Delay Li

    RT表生成C数值的工具

    这是一个RT表生成C数值的工具,用excel vba完成。可以外扩,外扩和中间值均采用现行插值法。
    发表于 03-23 16:12 0次下载

    同步电路设计中CLOCK SKEW的分析说明

    Clock shew是数字集成电路设计中一个重要的因素。本文比较了在同步电路设计中0clock shew和非0clock shew时钟分布对电路性能的影响,分析了通过调整时钟树中CLOCK
    发表于 01-14 16:26 21次下载
    同步电路设计中<b class='flag-5'>CLOCK</b> <b class='flag-5'>SKEW</b>的分析说明

    linux关机的三个命令

    在Linux系统中,常用的关机命令三个:shutdown、poweroff和halt。下面是对这三个命令的详细解释: shutdown命令
    的头像 发表于 11-26 15:33 610次阅读