0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Allegro中关于绕等长的自动功能

pV4N_CadencePCB 来源:未知 作者:李倩 2018-10-19 15:33 次阅读

等长处理

对于时序处理而言,在板上实现的手段就是绕等长。作为一个合格的layout工程师,首先必须得是一个合格的"绕等长"工程师,毕竟一切从助手做起。

工程师的巨大福利,首款P_C_B分析软件,点击免费领取

一般来说,我们绕等长在allegro软件就只有一个命令Delay Tune,感觉有点不够用。现在给大家安利一下Allegro中关于绕等长的自动功能,所有命令如下图所示。

首先是Timing Vision,个人觉得这真是一个实用的技能,很人性化。以前绕等长的时候,哪一根最长,哪一根最短,绕到最后,哪一根没有绕好等等,都需要一个个去板子上找,或者去规则管理器里头选择,简直是神烦。这个功能直接让比基准长的显示一种颜色,比基准短的显示一种颜色,绕好的显示一种颜色,一目了然,直接绕就好,不需要再去规则管理器里面查看了。

接着是期待已久的自动绕等长了——Auto-interactive Delay Tune。想当年,刚开始学习layout的时候,就是从绕等长开始,一块又一块的板子,能做的只有绕等长,当时就想,要是有一天机器可以自动绕等长就好,今天这个愿望果然实现了。自动等长的步骤很简单,设置好等长规则后,只需要选择Auto-interactive Delay Tune命令,然后框选想要等长的线就好,机器就可以自己运算,然后就可以看到已经绕好的等长了,真是简单粗暴到极点了。不说了,有图有真相。

有了单线的自动等长,那就肯定不会放过板上随处可见的差分了,看大招——Auto-interactive Phase Tune。现在板子的速率越来越高,板上的差分线也就跟着越来越多,对内等长的工作量自然就加大了。但是自从有了绕线新功能,就再也不担心绕等长费时多啦。步骤和单线绕等长一样,简单明了。

单线等长和差分等长,在用Timing Vision命令来判断线是否等长的时候,设置有细微区别。

如图所示,Timing mode有四种。单线和差分的区别,就是选择timing(时序),还是phase(相位)。对于DRC和Smart的区别,就是能否根据线长改变基准。

等长规则设置

提到绕等长的问题,就不得不说一下等长约束规则的设置了。在allegro的规则管理器里,只有你想不到的规则,没有设置不了的。

等长规则的设置有多种不同的方法,有傻白甜型,有端方君子型,有腹黑高冷型,总有一款适合你的。

1

做人从傻白甜开始

望文生义,傻白甜就是操作简单,结果尽如人意的意思了。这种方法几乎是一步到位的,选中目标网络,单击右键,直接创建Match Group,然后取个好听又好记的名字,如下图。

至此,我们的万里长征就要成功了,只剩下最后一步了,添加等长范围。在Match Group行,tolerance那里改成想要的等长范围,然后回车,等长规格就这么简单粗暴的设置好了。

2

端方君子,心之所向

对于简单的点对点的拓扑,傻白甜能起到相应的作用,但是对于一些比较复杂的拓扑结构,可能就收效甚微了,这时候就需要我们的君子登场了。

为什么说这种方法是端方君子型呢,主要是因为它一步一步,有理有据,按照步骤试一下的话,就会觉得,原来如此,建等长规则还是比较简单的。下面就是动作分解了,首先选中目标网络,建立net group。

建立net group后,选中建立的net group,单击右键,选择SigXploer命令,打开SigXploe,也可以选择单个网络打开SigXploe,网络的拓扑显示如下。

拓扑正确之后,就可以按照下图步骤,建立想要的等长规则了。一步步完成之后,是不是感觉真的很美好呢?

3

腹黑高冷才是真绝色

然而,也有君子搞不定的时候,因为毕竟不是所有的BUG都是光明正大的阳谋,让你可以知道怎么去改正,就像拓扑连接不正确时,可以通过给阻容器件赋模型来解决。有的BUG就像避无可避的阴谋诡计,比如无法打开SigXploer,器件模型出问题等,无处着手时,这时候就需要剑走偏锋,腹黑的方法才能够一招致胜。这次直接选择网络建立pin Pair,不管什么拓扑错误或是其他,直接避过,建立点对点的连接,这也正是高冷风范,不管什么BUG,都是“我不听,我不听”。

然后再选择目标pin Pair,直接建立Match Group。建立Match Group之后的步骤,就要问傻白甜了。

建立等长规则的方法有多种,不管遇上什么样的BUG,都会有方法去解决。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    391

    文章

    4548

    浏览量

    83013
  • allegro
    +关注

    关注

    41

    文章

    622

    浏览量

    143972
  • 管理器
    +关注

    关注

    0

    文章

    225

    浏览量

    18297
  • 可制造性设计

    关注

    10

    文章

    2062

    浏览量

    15288
  • 华秋DFM
    +关注

    关注

    20

    文章

    3480

    浏览量

    3871

原文标题:学会Allegro等长处理及规则设置的人都能事半功倍!

文章出处:【微信号:CadencePCB,微信公众号:CadencePCB和封装设计】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    allegro技巧之自动等长

    EDA工具PCB设计软件工程ALL行业芯事经验分享
    Pcb那些事
    发布于 :2021年11月28日 23:04:19

    allegro等长设置总结

    个人小结,希望能对那些还不会用allegro设置等长规则的朋友有点作用。也欢迎同行交流。
    发表于 12-26 15:53

    allegro ddr等长设置及绕线的步骤

    allegro ddr等长设置及绕线的步骤
    发表于 12-28 22:01

    allegro16.6 T 等长

    各位大侠,Allegro16.6 T等长是如何设置的呢,请帮帮忙啦~~~~
    发表于 02-29 08:22

    新手请教关于T型接点等长问题

    ALLEGRO设置好T型接点后,如下图所示据我的理解,ALLEGROT型接点等长设置的是图中BC和BD两断走线的
    发表于 07-07 17:55

    PCB设计DDR布线要求及等长要求

    本期讲解的是高速PCB设计DDR布线要求及等长要求。布线要求数据信号组:以地平面为参考,给信号回路提供完整的地平面。特征阻抗控制在50~60 Ω。线宽要求参考实施细则。与其他非DDR信号间距至少
    发表于 10-16 15:30

    altuim designer 等长命令及技巧

    ;数字键2增大绕线拐角幅度;数字键3减小绕线Gap间距;数字键4增大绕线Gap间距;Shift+a可以直接在走线模式下点对点等长Ctrl+鼠标中键可以查看网络长度原创文章,转载请注明: 转载自 allegro小北PCB设计
    发表于 08-04 13:03

    请问Altium不能等长要怎么设置?

    等长SDRAM时,比如A0换TAB键标题显示的是总的线长,大于目标长度,不能等长要怎么设置按ctrl+鼠标中间显示的也是总的线长,add from-to里显示的是正确
    发表于 04-23 07:35

    怎么将Allegro内差分单独

    allegro内差分怎么单独
    发表于 07-18 05:35

    Altium Designer如何等长线

    本帖最后由 山文丰 于 2020-7-14 14:32 编辑 1、为什么要等长等长的重要性。在 PCB 设计等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往
    发表于 07-14 14:30

    PCB设计如何等长

    PCB设计如何等长?阻抗会对信号速度产生影响吗?
    发表于 03-06 08:47

    allegro使二条时钟线等长的设计置

    为了使二个SDRAM的时钟线等长,设置等长的方法有很多,在这里我们只为了二条时钟线等长来学习如何通过设置约束规则然后通
    发表于 06-21 11:57 1304次阅读
    用<b class='flag-5'>allegro</b>使二条时钟线<b class='flag-5'>等长</b>的设计置

    allegro_差分线等长设置

    allegro_差分线等长设置,有需要的下来看看
    发表于 02-22 16:15 62次下载

    Allegro PCB设计时等长设置的一些方法与技巧解析

    本文档的主要内容详细介绍的是Allegro PCB设计时等长设置的一些方法与技巧解析。以DDR3(4pcs,fly-by 结构)为例,讲述一下在allegro 中如何添加电气约束(时序等长
    发表于 11-27 16:02 0次下载
    <b class='flag-5'>Allegro</b> PCB设计时<b class='flag-5'>等长</b>设置的一些方法与技巧解析

    Allegro(AiDT)自动等长介绍.zip

    Allegro(AiDT)自动等长介绍
    发表于 12-30 09:19 3次下载