以FPGA芯片为载体设计一个多功能信号发生器

2018-10-14 09:17 次阅读

信号发生器又称为波形发生器, 是一种常用的信号源,广泛应用于电子电路、通信、控制和教学实验等领域。它是科研及工程实践中最重要的仪器之一, 以往多用硬件组成,系统结构比较复杂,可维护性和可操作性不佳。随着计算机技术的发展,信号发生器的设计制作越来越多的是用计算机技术,种类繁多,价格、性能差异很大。用FPGACPLD 来实现,它的优点是可以进行功能仿真,而且FPGA 和CPLD 的片内资源丰富,设计的流程简单。用FPGA 所构成的系统来产生波形信号,这个系统既能和主机系统相连,用相应的上层软件展示波形信号, 又方便程序的编写, 而且还有A/D0809接口可以产生模拟信号的输出和外面的示波器相连。

1 正弦信号发生器的LPM 定制

正弦信号发生器由计数器或地址发生器(6 位)、正弦信号数据ROM (6 位地址线,8 位数据线, 含有64 个8 位数据, 一个周期)、原理图顶层设计和8 位D/A ( 实验中用DAC0832 代替)。

其框图如图1 所示。其中信号产生模块将产生所需的各种信号,这些信号的产生可以有多种方式,如用计数器直接产生信号输出,或者用计数器产生存储器的地址,在存储器中存放信号输出的数据。信号发生器的控制模块可以用数据选择器实现, 用8 选1 数据选择器实现对5 种信号的选择。

图1 信号发生器结构框图

最后将波形数据送入D/A 转换器,将数字信号转换为模拟信号输出。用示波器测试D/A 转换器的输出,可以观测到5 种信号的输出。

1.1 定制初始化数据文件

QuartusII 能接受的LPM_ROM 模块中的初始化数据文件的格式有两种:。mif 格式文件和。hex 格式文件。实际应用中只要使用其中一种格式的文件即可。下面采用。mif 格式文件,调出产生ROM 数据文件大小的选择窗。根据64 点8 位正弦数据的情况,可选ROM 的数据数Number 为64,数据宽Word size 取8 位。单击OK 按钮,将出现图2 所示的空的。mif数据表格,表格中的数据格式可通过鼠标右键单击窗口边缘的地址数据弹出的窗口选择。

图2 .mif 数据表格

将波形数据填入mif 文件表中也可以使用QuartusII 以外的编辑器设计MIF 文件,其格式如下:

#include

#include "math.h"

main()

{int i;float s;

for (i=0;i<1024; i++)

{ s = sin(atan(1)*8*i/1024);

printf("%d : %d;\n",i,(int)((s+1)*1023/2)); }}

把上述程序编译成程序后, 可在DOS 命令行下执行命令:

romgen > sin_ rom. mif;

1.2 定制LPM 元件

打开Mega Wizard Plug_In Manager 初始对话框, 选择Create a new custom… 项。单击Next 按钮后,选择Storage 项下的LPM_ROM, 再选择ACEX1K 器件和VHDL 语言方式;最后输入ROM 文件存放的路径和文件名:F:\sing_gnt\data_rom (定制的ROM 元件文件名),单击Next 按钮,选择ROM 控制线、地址线和数据线。这里选择地址线位宽和ROM 中数据数分别为6 和64; 选择地址锁存控制信号inclock。

对于地址信号发生器的设计。方法一:用VHDL 语言设计6 位计数器,产生其元件符号;方法二:仍采用LPM 定制的方法。

1.3 完成顶层设计

按图3 画出顶层原理图,然后进行编译,波形仿真如图4所示。

图3 简易正弦信号发生器顶层电路设计

图4 当前工程仿真波形输出

对当前设计通过执行Quartus II 的命令Create ∠ Update/ Create Symbol Files for Current File,可以为设计电路建立一个元件符号,以便被顶层设计多功能信号发生器所调用。

2 其他信号部分原程序

其他各信号发生器可参照正弦信号发生器的设计方法设计或直接采用VHDL 硬件描述语言进行设计。

LIBRARY IEEE;--递增锯齿波的设计

USE IEEE.STD LOGIC 1164.ALL;

USE IEEE.STD LOGIC UNSIGNED.ALL;

ENTITY signal2 IS --递增锯齿波signal1

PORT(clk,reset:IN std_logic;--复位信号reset, 时钟信号clk

q:OUT std_logic_vector (7 DOWNTO 0));--输出信号q

END signal2;

ARCHITECTURE b OF signal2 IS

BEGIN

PROCESS(clk,reset)

VARIABLE tmp:std_logic_vector(7 DOWNTO 0);

BEGIN

IF reset='0' THEN

tmp:="00000000";

ELSIT rising_ege(clk)THEN

IF tmp="11111111"THEN

tmp:="00000000";

ELSE

tmp:=tmp+1; --递增信号的变化

END IF;

END IF;

q<=tmp:

END PROCESS;

END b;

LIBRARY IEEE;--方波的设计

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

entity signal5 is --方波signal5

PORT(clk,reset:in std_logic; --复位信号reset,时钟信号clk

q:out std_logic_vector (7 DOWNTO 0)); --输出信号q,8 位数字信号

END signal5;

ARCHITEECTURE a OF signal5 IS

SIGNAL; a:std_logic;

BEGIN

PROCESS(clk,reset)

YARIABLE tmp:std_logic_vector(7 downto 0);

BEQIN

IF reset='0' then

a<='0';

elsif rising_edge(clk)THEN

IF tmp="11111111" THEN

tmp:="00000000";

ELSE

tmp:=tmp+1;

END IF;

if tmp<="10000000" then

a<='1';

else

a<='0';

END IF;

END IF;

END PROCESS;

PROCESS(clk,a)

BEGIN

IF rising_edge(clk)THEN

IF a='1' THEN

q<="11111111";

ELSE

q<="00000000";

END IF;

END IF;

END PROCESS;

END a;

3 顶层电路的设计

将上述6 个模块生成符号,供顶层电路调用。这些模块分别是:递减锯齿波信号产生模块signall、递增锯齿波信号产生模块signal2、三角波信号产生模块signal3、阶梯波信号产生模块signal4、方波信号产生模块signal5 和数据选择器mux51。顶层电路的连接如图5 所示。

图5 信号发生器顶层电路

4 D/A 转换器的连接

选择一个D/A 转换器,将数据选择器的输出与D/A 转换器的输入端连接。D/A 转换器的可选范围很宽,这里以常用的DAC0832 为例。DAC0832 的连接电路如图6 所示。

图6 DAC0832 的连接电路

5 实现与测试

信号发生器顶层电路的仿真波形如图7 所示,这里只就输入选择信号等于5 时的情况进行仿真,此时输出波形是方波,输出的数字信号为周期性的全0 或全1。

图7 信号发生器顶层电路的仿真波形

信号发生器的底层电路模块也可以分别进行仿真,例如对阶梯波信号产生模块signal4 进行仿真,仿真波形如图8 所示,输出的数字信号为阶梯状变化。

图8 阶梯波信号产生模块signal4 的仿真波形

6 结束语

硬件电路设计主要是设计相关模块的设计思想的可视化,是相关模块的电路图的汇总和其相关仿真波形的集锦,该部分条理清晰,思路明确,从中我们可以清晰地看到该设计方案的具体模块和整个设计的原理结构实图;程序设计这一部分主要阐述该设计的设计方法与设计思想,进一步从软件设计上揭示设计构思,主要包含了整个设计所用到的模块的硬件描述语言的设计, 本文设计思路清晰,通过QuartusII 软件进行波形仿真成功,特别是正弦信号发生器的LPM 定制对于编程不是特别强的人员提供另一种途径来实现,加深理解EDA 的层次设计思想,很好的把握住了教学的改革方向,更好的锻炼了学生理论联系实践的能力。

原文标题:基于FPGA的信号发生器设计

文章出处:【微信号:FPGAer_Club,微信公众号:FPGAer俱乐部】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

基于fpga的信号发生器和DA转换

源码下载 技术交流请加FPGA交流群:97925396 交流 3设计实现3.1顶层接口新建目录:D:\mdy_book\dds_da。在该目录中,新建一...

发表于 11-19 16:39 36次 阅读
基于fpga的信号发生器和DA转换

基于fpga的信号发生器和DA转换

源码下载 技术交流请加FPGA交流群:97925396 交流 3设计实现3.1顶层接口新建目录:D:\mdy_book\dds_da。在该目录中,新建一...

发表于 11-19 16:39 36次 阅读
基于fpga的信号发生器和DA转换

FX3 FPGA固件加载只能做一次

嗨,大家好! 我正在尝试使用FPGA固件加载来实现FX3 SLIFO应用程序,这是基于CuffFPGALaveFIFTIFNC的...

发表于 11-19 16:30 13次 阅读
FX3 FPGA固件加载只能做一次

FPGA系统设计的Xilinx软件使用方法

Solution:在对FPGA设计进行最初步的系统规划的时候,需要进行模块划分,模块接口定义等工作。通常,我们只能在纸上进行设计...

发表于 11-19 11:36 21次 阅读
FPGA系统设计的Xilinx软件使用方法

基于EP2SGX系列FPGA的PCI接口设计

0 引 言 在现代雷达数据处理系统和其他应用系统中,传统的ISA、EISA等总线已逐渐无法适应高速数据传输的要求。而PCI局...

发表于 11-19 11:35 19次 阅读
基于EP2SGX系列FPGA的PCI接口设计

ARM、DSP、FPGA的技术特点和区别

在嵌入式开发领域,arm是一款非常受欢迎的微处理器,其市场覆盖率极高,dsp和fpga则是作为嵌入式开发的协处理器,协助微处理器更...

发表于 11-19 11:07 149次 阅读
ARM、DSP、FPGA的技术特点和区别

Xilinx FPGA的复位:全局复位并不是好的处理方式

通常情况下,复位信号的异步释放,没有办法保证所有的触发器都能在同一时间内释放。触发器在A时刻接收到复....

的头像 电子发烧友网工程师 发表于 11-19 10:34 148次 阅读
Xilinx FPGA的复位:全局复位并不是好的处理方式

如何选择高效的深度学习硬件?剖析GPU、FPGA、ASIC和DSP

第一个问题是由于 nn-X 采用了固定的 10x10 卷积引擎,而当它在执行 3x3 卷积时,只有 ....

的头像 电子发烧友网工程师 发表于 11-19 10:20 201次 阅读
如何选择高效的深度学习硬件?剖析GPU、FPGA、ASIC和DSP

626A SHF信号发生器操作和维修手册

00626-90005 (August 1977) The 626A SHF Signal Generator is a discontinued product. This manual is provided for ...

发表于 11-19 10:02 6次 阅读
626A SHF信号发生器操作和维修手册

自己设计的基于AD9854可调频率和占空比的信号源附电路原理图

基于AD9854可调频率、占空比的信号发生器(自己设计) 说明:电路图是自己设计,程序是参考别人,只是作为学习参考,我学习时...

发表于 11-19 09:14 22次 阅读
自己设计的基于AD9854可调频率和占空比的信号源附电路原理图

请问能将FPGA输出的差分时钟作为AD9954的参考时钟输入吗?

比如FPGA输出一个50M的差分时钟,DDS用这做参考,里面做8倍频得到400M的系统时钟 这样可行么,请大家赐教 以前的方案...

发表于 11-19 09:13 23次 阅读
请问能将FPGA输出的差分时钟作为AD9954的参考时钟输入吗?

AD9779在154.32MHz处有一幅度相差50dbc左右的杂散信号

请教下各位,我使用FPGA出频率为30MHz的数字信号,数据速率为61.44MHz,给AD9779当输入,AD9779内部做122.88MHz的...

发表于 11-19 08:57 13次 阅读
AD9779在154.32MHz处有一幅度相差50dbc左右的杂散信号

FPGA的开发流程和物理含义和实现目标详解

FPGA的开发流程是遵循着ASIC的开发流程发展的,发展到目前为止,FPGA的开发流程总体按照图1进....

发表于 11-18 09:55 89次 阅读
FPGA的开发流程和物理含义和实现目标详解

FPGA EDA工具常见的报错分析与处理

在用verilog编写代码的时候出现错误提示:“mixed single- and double-e....

发表于 11-18 09:15 71次 阅读
FPGA EDA工具常见的报错分析与处理

EDA的FPGA设计和IC设计工具介绍

世界三大EDA厂商一般指的是Cadence, Synopsys, Mentor Graphics,四....

发表于 11-18 09:06 118次 阅读
EDA的FPGA设计和IC设计工具介绍

赛灵思超越FPGA转型为平台供应商 打造灵活应变的世界

“我在跑马拉松的时候,身心都受到了磨砺。因此我明白了一个道理,想要把一件事做得更好,必须要持续不断地....

发表于 11-17 11:36 167次 阅读
赛灵思超越FPGA转型为平台供应商 打造灵活应变的世界

ASIC、FPGA、DSP正处于并将长期处于竞争竞合阶段

在相当长的一段时间内,FPGA、ASIC、DSP三者不同的技术特征造就了它们不同的应用领域,DSP在....

发表于 11-17 11:30 73次 阅读
ASIC、FPGA、DSP正处于并将长期处于竞争竞合阶段

高云半导体携带RISC-V FPGA设计易用性方案出席RISC-V论坛

高云半导体FPGA应用研发总监高彤军作了题为“基于RISC-V微处理器的FPGA解决方案”的专题演讲....

的头像 人间烟火123 发表于 11-17 09:30 781次 阅读
高云半导体携带RISC-V FPGA设计易用性方案出席RISC-V论坛

如何使用FPGA实现发电机组频率测量计的设计

利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件,在复杂的可编程逻....

发表于 11-16 16:48 31次 阅读
如何使用FPGA实现发电机组频率测量计的设计

如何使用FPGA进行多功能实验板的设计与实现

设计和实现了一个以Altera FPGA的Cyclone器件EP1C6Q240C8为核心的多功能实验....

发表于 11-16 16:48 24次 阅读
如何使用FPGA进行多功能实验板的设计与实现

如何使用FPGA设计彩色图像增强系统的详细资料概述

提高显示器的视觉效果,提出增强比度扩展和色饱和度两种算法,来对彩色图像进行增强处理,为满足视频信号的....

发表于 11-16 16:48 30次 阅读
如何使用FPGA设计彩色图像增强系统的详细资料概述

如何使用FPGA实现多功能多路舵机控制器的设计概述

利用现场可编程门阵列(FPGA)构建了一个可编程片上系统(SOPC)实现能同时控制多个伺服舵机的控制....

发表于 11-16 16:48 30次 阅读
如何使用FPGA实现多功能多路舵机控制器的设计概述

ILA就像是你安插在芯片内部的一个监控摄像头

下图红框中是ILA捕获的基本信息,可以看到捕获深度是8192,这个是我们之前设定的。主要是黄色框这个....

的头像 电子发烧友网工程师 发表于 11-16 15:18 252次 阅读
ILA就像是你安插在芯片内部的一个监控摄像头

一种基于FPGA的高性能DNN加速器自动生成方案

可是,设计一个基于FPGA的高性能DNN推理加速器还是充满了困难,它需要寄存器传输级(RTL)编程技....

的头像 新智元 发表于 11-16 10:39 135次 阅读
一种基于FPGA的高性能DNN加速器自动生成方案

Virtex FPGA比前一代产品功耗降低多达50% 成本降低多达20%

全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc.)今天宣布推出新一代旗舰产品Vir....

发表于 11-15 10:09 75次 阅读
Virtex FPGA比前一代产品功耗降低多达50% 成本降低多达20%

赛灵思的四大独家秘籍大揭秘

2009年,赛灵思共同创始人之一Ross Freeman因1984年发明可编程逻辑器件(FPGA),....

发表于 11-15 09:57 86次 阅读
赛灵思的四大独家秘籍大揭秘

FPGA开发要懂得使用硬件分析仪调试——ILA

其实这儿便很简单了,可以直接在画布上添加一个ILA核,再把想要的信号线连进来就行了呀,都不需要在代码....

的头像 电子发烧友网工程师 发表于 11-14 10:47 226次 阅读
FPGA开发要懂得使用硬件分析仪调试——ILA

如何通过FPGA变成我们看到的色彩斑斓的图片

这里所谓的De-Bayer就是将Bayer格式转换成正常的RGB格式。我们采用双线性插值法,这是一个....

的头像 电子发烧友网工程师 发表于 11-14 10:42 240次 阅读
如何通过FPGA变成我们看到的色彩斑斓的图片

AWG和AFG信号源的差异和应用使用方法资料概述

在电子测试和测量中,经常要求信号源,生成只有在外部提供时才会有的信号。信号源可以提供“已知良好”的信....

发表于 11-14 09:24 27次 阅读
AWG和AFG信号源的差异和应用使用方法资料概述

如何使用FPGA进行数字信号发生器的设计资料概述

数字信号发生器是数字信号处理中不可缺少的调试设备,在生产生活中的应用非常广泛。本文所设计的内容就是基....

发表于 11-13 16:40 44次 阅读
如何使用FPGA进行数字信号发生器的设计资料概述

FPGA黑金开发板AX301的用户手册详细资料免费下载

FPGA黑金开发平台学生版2014款正式发布了,此款开发平台是在前两款学生版的基础上升级而来,型号为....

发表于 11-13 16:40 52次 阅读
FPGA黑金开发板AX301的用户手册详细资料免费下载

如何使用FPGA的PCIe总线进行DMA平台设计

随着通信技术的迅速发展,LTE应运而生,LTE系统具有网络时延减少、更高的用户数据速率、系统容量和覆....

发表于 11-13 16:40 31次 阅读
如何使用FPGA的PCIe总线进行DMA平台设计

应对后摩尔定律三大趋势,赛灵思如何部署自适应计算加速平台?

11月8日,赛灵思公司全球总裁及CEO Victor Peng全球CEO峰会上表示,现在的人工智能带....

发表于 11-13 15:37 409次 阅读
应对后摩尔定律三大趋势,赛灵思如何部署自适应计算加速平台?

Xilinx公司的开发软件Vivado上的在线调试工具——ILA

“Sample Data Depth”是采样深度,深度越大意味着能看到的信息量越多。但是要切记一点,....

的头像 电子发烧友网工程师 发表于 11-13 10:32 207次 阅读
Xilinx公司的开发软件Vivado上的在线调试工具——ILA

FPGA黑金开发板的NIOS开发教程之NIOSII那些事儿 REV7.0教材免费下载

本文档的主要内容详细介绍的是FPGA黑金开发板的NIOS开发教程之NIOSII那些事儿 REV7.0....

发表于 11-13 08:00 18次 阅读
FPGA黑金开发板的NIOS开发教程之NIOSII那些事儿 REV7.0教材免费下载

蜂鸟FPGA开发板及JTAG下载器详细说明

为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发,蜂鸟E203开源MCU....

的头像 硅农亚历山大 发表于 11-12 17:10 276次 阅读
蜂鸟FPGA开发板及JTAG下载器详细说明

Silexica发布了多核软件开发工具SLX的最新版本

SLX for FPGA可对C/C++代码进行深入分析,全面了解软件相互依赖性、应用程序热点以及并行....

的头像 电子发烧友网工程师 发表于 11-12 14:20 197次 阅读
Silexica发布了多核软件开发工具SLX的最新版本

中美贸易战激烈 国产FPGA现状堪忧

“芯片投入产出比不高。国内投入不断加大,但实际效果并不明显,科技研发回报周期长,投资分散,导致投入产....

发表于 11-12 11:03 717次 阅读
中美贸易战激烈 国产FPGA现状堪忧

赛灵思收购深鉴科技 意在加速从云到端应用上FPGA加速技术的部署

对于此次收购,赛灵思的解读是赛灵思从FPGA器件向自适应计算加速平台提供商演变的战略,就是要加速从云....

发表于 11-12 10:59 245次 阅读
赛灵思收购深鉴科技 意在加速从云到端应用上FPGA加速技术的部署

赛灵思以推出业界首款FPGA和开创无晶圆厂经营模式闻名

近年来的创新让赛灵思从传统可编程逻辑公司蜕变为一家“All Programmable”公司,创建“所....

发表于 11-11 11:41 139次 阅读
赛灵思以推出业界首款FPGA和开创无晶圆厂经营模式闻名

携手大型云计算公司 赛灵思打开了与广大中小企业合作的更大空间

10月19日,赛灵思在北京举行开发者大会,这是赛灵思公司首次面向嵌入式、硬件开发者和应用开发者得大会....

发表于 11-11 11:33 167次 阅读
携手大型云计算公司 赛灵思打开了与广大中小企业合作的更大空间

FPGA并行编程:基于HLS技术优化硬件设计

作为集成电路设计领域现场可编程门阵列 (FPGA) 技术的创造者之一,赛灵思一直积极推广高层次综合 ....

发表于 11-10 11:01 112次 阅读
FPGA并行编程:基于HLS技术优化硬件设计

Vivado工程经验与各种时序约束技巧分享

首先强烈推荐阅读官方文档UG903和UG949,这是最重要的参考资料,没有之一。它提倡要在设计的早期....

发表于 11-10 10:57 126次 阅读
Vivado工程经验与各种时序约束技巧分享

如何使用FPGA实现LTE-A系统的物理下行链路

为了满足目前移动通信对系统容量和传输可靠性越来越高的需求,LTE-A(Long Term Evolu....

发表于 11-09 17:15 39次 阅读
如何使用FPGA实现LTE-A系统的物理下行链路

LTE基站系统安全性算法的介绍及如何使用FPGA设计和实现接口

在移动通信宽带化、智能终端普及化、和数据业务重要化的背景下,LIE 系统即将大规模商用,并在未来十年....

发表于 11-09 17:15 28次 阅读
LTE基站系统安全性算法的介绍及如何使用FPGA设计和实现接口

如何使用FPGA设计和实现LTE系统中的编码调制技术

2011年下半年,欧美部分国家的运营商已经开始使用LTE通信标准,并有相应的数据终端投入生产,作为3....

发表于 11-09 17:15 53次 阅读
如何使用FPGA设计和实现LTE系统中的编码调制技术

可编程模拟IC集可编程和模拟于一身

对于工程师而言,设计、评估和调试带有模拟输入/输出(I/O)接口的混合信号电路始终面临巨大挑战。真实....

发表于 11-09 10:15 231次 阅读
可编程模拟IC集可编程和模拟于一身

英特尔收购阿尔特拉 利用14nm工艺制造FPGA

美国阿尔特拉公司(Altera)发布了预定于2015年底供应样品的高端FPGA“Stratix 10....

发表于 11-09 09:51 187次 阅读
英特尔收购阿尔特拉 利用14nm工艺制造FPGA

简单介绍实时频谱分析仪

所谓实时频谱分析仪(实时频谱仪)就是指能实时显示信号在某一时刻的频率成分及相应幅度的分析仪。实时频谱....

发表于 11-08 14:27 96次 阅读
简单介绍实时频谱分析仪

赛灵思对迈络思发起收购要约 或将以每股100美元收购

赛灵思市值达220亿美元以上,该公司在此前的半导体行业并购大潮中基本上保持静观立场。市场此前推测,一....

发表于 11-08 10:23 119次 阅读
赛灵思对迈络思发起收购要约 或将以每股100美元收购

基于FPGA采样技术的等效时间采样原理剖析

在现代电子测量、通讯系统以及生物医学等领域,经常涉及对宽带模拟信号进行数据采集和存储,以便计算机进一....

发表于 11-08 09:56 113次 阅读
基于FPGA采样技术的等效时间采样原理剖析

赛灵思采用台积电16nm技术的FPGA获大单

赛灵思(Xilinx)昨(1)日宣布,旗下采用台积电最新16纳米制程的最新可编程逻辑芯片(FPGA)....

发表于 11-08 09:41 155次 阅读
赛灵思采用台积电16nm技术的FPGA获大单

如何使用FPGA和DSP进行高精度数字电源数据采集系统设计的资料概述

提出了一种新的基于FPGA+DSP的高精度数字化电源的数据采集方案。详细阐述了FPGA与DSP之.间....

发表于 11-07 17:18 55次 阅读
如何使用FPGA和DSP进行高精度数字电源数据采集系统设计的资料概述

如何使用FPGA和DSP进行高速数据采集系统设计

介绍了1种基于FPGA和DSP的高速数据采集系统的设计和实现,其FPGA采用Altera公司ACEX....

发表于 11-07 17:18 34次 阅读
如何使用FPGA和DSP进行高速数据采集系统设计

如何使用FPGA和DSP进行微小型捷联惯导系统的设计

满足导航系统设计的小型化、实时性要求,本文提出了一种基于FPGA+DSP的实现方案。该方案的设计思路....

发表于 11-07 17:18 37次 阅读
如何使用FPGA和DSP进行微小型捷联惯导系统的设计

如何使用频谱分析仪和前置放大器和信号发生器来测量噪声系数

频谱分析仪是一种带有显示装置的超外差式接受设备,是研究电信号频谱结构的仪器,用于信号失真度、调制度、....

发表于 11-07 16:34 92次 阅读
如何使用频谱分析仪和前置放大器和信号发生器来测量噪声系数

如何使用DSP和FPGA的进行飞机轮速测量系统的设计资料概述

飞机机轮速度信号在飞机刹车过程中至关重要,轮速采集的精确性、实时性、可靠性是飞机精准刹车控制的关键因....

发表于 11-07 16:15 39次 阅读
如何使用DSP和FPGA的进行飞机轮速测量系统的设计资料概述

如何使用FPGA实现4G和PROFIBUS的嵌入式网关网络协议的设计

PROFIBUS(Process Field Bus,过程现场总线)是一种国际化现场总线标准,具有完....

发表于 11-07 11:18 38次 阅读
如何使用FPGA实现4G和PROFIBUS的嵌入式网关网络协议的设计

如何使用FPGA和单片机进行调焦变倍系统的设计资料概述

在光电探测领域中以往对相机调焦变倍多采用单片机(MCU)控制完成,其优点在于易于编程实现。因为要求实....

发表于 11-07 11:18 36次 阅读
如何使用FPGA和单片机进行调焦变倍系统的设计资料概述

如何使用FPGA进行串行通信控制系统的设计

在Altera Cyclone II 平台上采用“自顶向下”的模块化设计思想及VHDL 硬件描述语言....

发表于 11-07 11:18 26次 阅读
如何使用FPGA进行串行通信控制系统的设计

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

发表于 09-19 16:35 8次 阅读
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

发表于 09-18 16:05 6次 阅读
TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器