0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

卫星接收机死机恢复电路的制作与设计

454398 作者:工程师吴畏 2018-09-27 14:54 次阅读

该电路采取先切断接收机供电电源再通电的方法,使卫星接收机自动恢复正常工作,整个处理过程不需要人工干预。

一、电路分析

电路如下图所示,整个电路由音频信号处理电路和断电重启电路两部分组成。该电路结构简单、工作可靠性高。

1.音频信号处理电路

音频信号处理电路由双运放LM358、时基电路555等组成,其作用是检测卫星接收机有无音频信号输出,即是否死机,并据其输出相应的高、低电平信号至断电重启电路,控制其工作。

(1)音频信号正常时N1是单电源双运放LM358。NIA接成反相放大器,防止同相放大器在无音频信号(输入端开路)时输出高电平,影响后续电路的正常工作。调整R2可改变NIA的增益,确保音频信号幅度足够大。NIA放大的音频信号经Dl、C1整流滤波后,送到NIB的正端,由于此时NIB正端电压高于负端,NIB输出高电平,D2导通,N2②、⑥脚为高电平,其③脚输出低电平,表示音频信号正常。

(2)无音频信号时此时,NIA无信号输入,D1、C1整流滤波后送到NIB正端的电压低于负端电压,NIB输出低电平,D2截止,此时N2②、⑥脚的电压不会立即下降。

C2通过R6缓慢充电,N2②、⑥脚的电压随之逐渐降低,N2③脚有一个保持低电平的延迟时间,直到②、⑥脚电压低于2/3VCC时,N2翻转,其③脚输出高电平。若在N2③脚保持低电平的延迟时间内又有音频信号输入,则N2③脚将始终保持低电平,即不会出现低一高电平的变化,从而防止了因节目之间的停顿和间歇时间而引起的误动作。

2.死机恢复电路

死机恢复电路由CD4093、延迟时间电路和电子开关等组成。当音频信号正常时,N2③脚输出的低电平一路经R7送到N3A的①、②脚经N3A、N3B反相后输出低电平,令三极管T1截止;一路送N3C(12)经N3C反相后输出的高电平,再经D3、R8对C4充电,使N3D⑧、⑨脚为高电脚,因为N3B、N3D的输出为低电平,故N4B输出高电平,并通过D4、R2对C5充电,使N4C⑧、⑨脚输入高电平,其⑩脚输出低电平,令T3处于截止状态,即此时N3C的(13)脚处于高电平状态。由于此时T1处于截止状态,故继电器K1不动作,卫星接收机保持正常工作状态。

当音频信号中断的时间足够长,以致N2③脚输出高电平时,N3B输出高电平,T1导通。而T2则因C4的作用,此时仍处于导通状态,继电器K1线包通电,其常闭触点断开,令卫星接收机因断电而停止工作。

此时,N3C(12)脚也为高电平,(13)脚因T3截止而为高电平,其⑨脚输出低电平,二极管D3截止,C4通过R9放电,N3D⑧、⑨脚电压缓慢下降,C4放电的时间决定卫星接收机关机时间的长短。当C4上的电压降到N3的低电平下限时,N3D输出高电平,T2截止,继电器K1线包断电,其常闭触点接通,卫星接收机重新加电工作。此时,N3B、N3D均输出高电乎,N4B输出低电平,D4截止。C5通过R13放电,此放电时间决定卫星接收机重新启动到再次关机的时间。该时间一定要大于卫星接收机从启动到锁定卫星信号所需的时间,否则接收机无法启动,即还未进入正常工作状态(尚无音频信号输出),就又关断电源。随着C5的放电,N4C⑧、⑨脚电压逐渐降低,最终使N4C输出高电平,三极管T3导通,N3C(13)脚变为低电平,N3C输出高电平,经D3令N3D输入高电平、输出低电平,使T2导通,因此时T1是导通的,故继电器K1的常闭触点再次断开,卫星接收机又一次断电……。

若音频信号不正常,这种状态将持续循环下去。同时,N4B④脚输出的高、低电平变化信号作为N5的时钟信号,控制N5完成后续工作。一旦音频信号恢复正常,上述循环将立即结束,卫星接收机被锁定在工作状态,停止后续处理。

N5是双串入并出移位寄存器CD4015,本电路用了其中一半。RST是清零端,高电平有效,C1K是时钟信号控制端,上升沿触发。当D端为高电平时,来一个时钟信号,QO输出高电平,再来一个时钟信号,Q1输出高电平,依此类推。死机处理电路循环两次后,再来一个时钟信号,Q2输出高电平,T4导通,蜂鸣器报警,提醒值班人员检查机器设备并采取相应措施。当下一个时钟脉冲到来时,Q3为高电平,经D6、C6使N5清零。不论N5工作在什么状态下,只要音频信号正常,则N2③脚输出低电平,经N4A反相,给N5 RST端一个高电平,立即将N5清零。二级管D6、D7起隔离作用。SB是手动复位键,轻按SB键,N5输出立即清零。C7用于开机上电时对N5进行清零。

电源电路比较简单。220V交流电经变压器降压,QD整流,电容器C8、C9滤波,LM7812和LM7806稳压,输出+12V和+6V两组直流电压。+6V给N3、N4供电,+12V给其他电路供电。D8用作电源指示。C10是高频滤波电容

卫星接收机死机恢复电路的制作与设计

二、电路调整

1.音频处理电路的调整

为了方便调试,可利用收音机的音频输出作输入音频信号。将音频输入信号接电阻R1左端。在无音频信号时,调整R5使NIB⑥脚电压高于⑤脚,并使有音频信号时⑤脚电压高于⑥脚。调整R6,使无音频信号输入时延迟时间比节目之间的停顿和间歇的最长时间稍长,通常不小于5秒。用万用表测N2③脚,在有音频信号时为低电频,无音频信号(即死机)时为高电平。

2.死机恢复电路的调整

主要调整两个延迟时间:

(1)调卫星接收机断电的时间,即调整R9和C4,使断电时间为10s左右。

(2)调卫星接收机重新启动到锁定卫星信号的时间。调整C5和R13,使延迟时间满足锁定卫星信号所需要时间的要求。

为方便在调整中观察、计时,可先在继电器K1的触点上接一只电灯泡来代替卫星接收机。待工作正常后再接卫星接收机进行进一步调整,直到完全满足要求为止。

本电路所用电阻为1/8W的,三极管也可用其他型号代替。该电路只要焊接无误,经过简单的调整就能正常使用,且工作稳定可靠。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路
    +关注

    关注

    169

    文章

    5462

    浏览量

    169172
  • 卫星接收机
    +关注

    关注

    0

    文章

    11

    浏览量

    8703
收藏 人收藏

    评论

    相关推荐

    卫星接收机

    接收机和数字卫星接收机两种;模拟卫星接收机主要由高频调谐器、中频放大器、限幅器、鉴频器、去加重电路
    发表于 08-17 13:08

    采用FPGA的高速时钟数据恢复电路的实现

    的关键部分。随着光纤在通信中的应用,信道可以承载的通信速率已经可以达到GHz,从而使得接收端的接收速率成为限制通信速率的主要瓶颈。因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。目前时钟数据
    发表于 10-24 08:38

    基线恢复电路 经过电容后脉冲信号消失

    基线恢复电路经过电容c32后脉冲信号消失,我模拟的经过电容后信号无太大变化
    发表于 08-03 11:58

    基线恢复电路后原本放大5倍的信号,又减小到了放大之前

    基线恢复电路后原本放大5倍的信号,又减小到了放大之前。本来应该是信号幅度相差不多的
    发表于 11-30 19:39

    如何利用Altera FPGA中的锁相环及Logiclock实现高速时钟恢复电路

    本文利用时钟切换的方法,在低端AlteraEP2C5T144C6上实现了204.8MHZ的时钟数据恢复电路,并通过了硬件验证。
    发表于 04-30 07:00

    负偏压温度不稳定性的恢复电路恢复方法

    本文介绍了负偏压温度不稳定性的恢复电路恢复方法。
    发表于 05-07 06:32

    接收机简介

    接收机是把光纤中传输过来的光信号进行接收并转换为电信号进行放大的机器。一、光接收机组成框图光接收机的系统架构中各模块主要包括:光检测器、前置放大器、主放大器、时钟
    发表于 04-15 21:01

    精密参考时钟在时钟与数据恢复电路中的应用

    精密参考时钟在时钟与数据恢复电路中的应用
    发表于 05-04 13:36 35次下载

    10Gb/s时钟数据恢复电路行为级模型研究

    10Gb/s时钟数据恢复电路行为级模型研究:研究了超高速(10Gb/s) NRZ 码时钟数据恢复电路的行为级建模,并采用TSMC 0.18μm CMOS 工艺进行了电路级仿真。关键词: 时钟数据
    发表于 12-14 09:25 18次下载

    恢复电路的波形电路

    恢复电路的波形电路
    发表于 06-20 11:09 465次阅读
    <b class='flag-5'>恢复电路</b>的波形<b class='flag-5'>电路</b>图

    高频有增益的直流恢复电路

    高频有增益的直流恢复电路
    发表于 06-23 11:46 450次阅读
    高频有增益的直流<b class='flag-5'>恢复电路</b>图

    基于FPGA的高速时钟数据恢复电路的实现

    基于FPGA的高速时钟数据恢复电路的实现 时钟数据恢复电路是高速收发器的核心模块,而高速收发器是通信系统中的关键部分。随着光纤在通信中的应用,信道可以承载
    发表于 10-25 10:29 3654次阅读
    基于FPGA的高速时钟数据<b class='flag-5'>恢复电路</b>的实现

    反相恢复电路

    本内容提供了反相恢复电路
    发表于 05-19 17:18 49次下载
    反相<b class='flag-5'>恢复电路</b>

    一种5Gb_s双信道并行时钟数据恢复电路_李志贞

    一种5Gb_s双信道并行时钟数据恢复电路_李志贞
    发表于 01-08 10:18 0次下载

    6_25Gb_s快速锁定时钟数据恢复电路_钟威

    6_25Gb_s快速锁定时钟数据恢复电路_钟威
    发表于 01-08 10:24 0次下载