0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在PCB设计中DDR布线的原则与重要性

电子设计 作者:电子设计 2018-09-27 09:56 次阅读

DDR布线在PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,DDR布线,线长匹配的基本原则是:地址,控制/命令信号时钟做等长。数据信号与DQS做等长。为啥要做等长?大家会说是要让同组信号同时到达接收端,好让接收芯片能够同时处理这些信号。那么,时钟信号和地址同时到达接收端,波形的对应关系是什么样的呢?我们通过仿真来看一下具体波形。

建立如下通道,分别模拟DDR3的地址信号与时钟信号。

在PCB设计中DDR布线的原则与重要性

图1 地址/时钟仿真示意图

为方便计算,我们假设DDR的时钟频率为500MHz,这样对应的地址信号的速率就应该是500Mbps,这里大家应该明白,虽然DDR是双倍速率,但对于地址/控制信号来说,依然是单倍速率的。下面来看看波形,在地址与时钟完全等长的情况下,地址与数据端的接收波形如下图2,红色代表地址信号,绿色代表时钟信号。

在PCB设计中DDR布线的原则与重要性

图2 时钟信号与地址信号波形

上面的波形我们似乎看不出时钟与地址之间的时序关系是什么样的,我们把它放在一个眼图中,时序关系就很明确了。这里粗略的计算下建立时间与保持时间。如下图

在PCB设计中DDR布线的原则与重要性

图3 时钟信号与地址信号波形

由上图3.我们可以知道,该地址信号的建立时间大约为891ps,保持时间为881ps。这是在时钟与地址信号完全等长情况下的波形。如果地址与时钟不等长,信号又是什么样的呢?仿真中,我们让地址线比时钟线慢200ps,得到的与眼图如下:

在PCB设计中DDR布线的原则与重要性

图4 时钟信号与地址信号波形

由上图可知,在地址信号比时钟信号长的情况下,保持时间为684ps,建立越为1.1ns。可见,相对于地址线与时钟线等长来说,地址线比时钟线长会使地址信号的建立时间更短。同理,如果时钟线比地址线长,则建立时间会变长,而保持时间会变短。那么双倍速率的数据信号又是怎样的?下面通过具体的仿真实例来看一下。

在PCB设计中DDR布线的原则与重要性

图5 DQ 与 DQS仿真示意

仿真通道如上图所示,驱动端和接收端为某芯片公司的IBIS模型,仿真波形如下:

在PCB设计中DDR布线的原则与重要性

图6 DQ与DQS仿真波形

我们将DQS和DQ信号同时生成眼图,在一个窗口下观测,结果如下:

在PCB设计中DDR布线的原则与重要性

图7 DQ与DQS眼图

如上图所示,大家可能发现了,如果按照原始对应关系,数据信号的边沿和时钟信号的边沿是对齐的,如果是这样,时钟信号怎样完成对数据信号的采样呢?实际上并不是这样的。以上仿真只是简单的将两波形放在了一起,因为DQ和DQS的传输通道长度是一样的,所以他们的边沿是对齐的。实际工作的时候,主控芯片会有一个调节机制。一般数据信号会比DQS提前四分之一周期被释放出来,实际上,在颗粒端接收到的波形对应关系应该是这样的:

在PCB设计中DDR布线的原则与重要性

图8 平移后的眼图

通过主控芯片的调节之后,DQS的边沿就和DQ信号位的中心对齐了,这样就能保证数据在传输到接收端有足够的建立时间与保持时间。和上面分析时钟与地址信号一样,如果DQ与DQS之间等长做的不好,DQS的时钟边沿就不会保持在DQ的中间位置,这样建立时间或者保持时间的裕量就会变小。先简单的来看一张图

在PCB设计中DDR布线的原则与重要性

图9 延时偏差对时序的影响

上图中,T_vb与T_va表示的是主控芯片在输出数据时时钟与数据之间的时序参数。在理想情况下,时钟边沿和数据电平的中心是对齐的,由于时钟和数据传输通道不等长,使得时钟边沿没有和数据脉冲的中间位置对其,使得建立时间的裕量变小。在理解了这些基础问题之后,我们需要做的就是将这些时间参数转化为线长。

下面我们通过具体实例来看看时序的计算,下图是Freescale MPC8572 DDR主控芯片手册,这张图片定义了从芯片出来的时候,DQS与DQ之间的相位关系。

在PCB设计中DDR布线的原则与重要性

图10 MPC8572时序图

在PCB设计中DDR布线的原则与重要性

图11 MPC8572时序参数

颗粒端为美光DDR,该芯片的时序图以及时序参数如下图所示,这张图片则定义了颗粒端芯片识别信号所需要的建立时间与保持时间。

在PCB设计中DDR布线的原则与重要性

图12 DDR颗粒时序图以及时序参数

我们用T_pcbskew来表示DQ与DQS之间的延时偏差,如果想要得到足够的时序裕量,则延时偏差要满足以下关系:

T_pcbskew《T_vb-T_setup

T_pcbskew》T_hold-T_va

代入数据,有:

T_vb-T_setup=375-215=160ps

T_hold-T_va=-160ps

这样,如果传输线的速度按照6mil/ps来计算,T_pcbskew为+/-960mil。大家会发现裕量很大,当然这只是最理想情况,没有考虑时钟抖动以及数据信号的抖动,以及串扰、码间干扰带来的影响,如果把这些因素都考虑进来,留给我们布线偏差的裕量就比较小了。

综上所述,时序控制的目的就是要保证数据在接收端有充足的建立时间与保持时间,明白了这一点,我们在线长匹配这个问题上就能做到胸有成竹,游刃有余了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    445

    文章

    47496

    浏览量

    407915
  • pcb
    pcb
    +关注

    关注

    4194

    文章

    22383

    浏览量

    384005
  • DDR
    DDR
    +关注

    关注

    9

    文章

    669

    浏览量

    64116
收藏 人收藏

    评论

    相关推荐

    DDR布线PCB设计应用,你怎么看?

    DDR布线PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,
    的头像 发表于 09-26 11:39 6365次阅读
    <b class='flag-5'>DDR</b><b class='flag-5'>布线</b>在<b class='flag-5'>PCB设计</b>应用,你怎么看?

    DDR电路PCB布局布线技巧

    上期和大家聊的电源PCB设计重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的
    的头像 发表于 08-16 15:20 1441次阅读
    <b class='flag-5'>DDR</b>电路<b class='flag-5'>PCB</b>布局<b class='flag-5'>布线</b>技巧

    DDR电路的PCB布局布线要求

    上期和大家聊的电源PCB设计重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的
    的头像 发表于 08-21 17:16 568次阅读
    <b class='flag-5'>DDR</b>电路的<b class='flag-5'>PCB</b>布局<b class='flag-5'>布线</b>要求

    PCB设计干货】DDR电路的PCB布局布线要求

    上期和大家聊的电源PCB设计重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的
    的头像 发表于 08-24 08:40 916次阅读
    【<b class='flag-5'>PCB设计</b>干货】<b class='flag-5'>DDR</b>电路的<b class='flag-5'>PCB</b>布局<b class='flag-5'>布线</b>要求

    多层PCB设计指导布线原则

    多层PCB设计指导布线原则连线要精简,尽可能短,尽量少拐弯,力求线条简单明了,特别是高频回路,当然为了达到阻抗匹配而需要进行特殊延长的线
    发表于 12-09 13:50

    浅谈PCB布线设计DDR2的重要性

    PCB布线设计的好坏直接影响到硬件电路能否正常工作或运行多快的速度。而在高速数字PCB设计DDR2是非常常见的高速缓存器件,且其工作频率
    发表于 12-26 16:56

    PCB设计DDR布线要求及绕等长要求

    本期讲解的是高速PCB设计DDR布线要求及绕等长要求。布线要求数据信号组:以地平面为参考,给信号回路提供完整的地平面。特征阻抗控制
    发表于 10-16 15:30

    PCB设计软件对工程师的重要性

    的电子设计软件很重要选择错误的电子设计软件可能会非常痛苦。例如,您可能会发现它可以很好地将原理图准确地传输到PCB布局,但是回注您在PCB上所做的更改时可能会遇到麻烦。 每个
    发表于 11-03 18:28

    PCB小识——DDR布线规则与过程

    时代(Beamsky)都经过实际检验。DDR布线通常是一款硬件产品设计的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨
    发表于 08-11 09:07

    PCB板布局原则布线技巧(图解)

    PCB板布局原则布线技巧,最简单实用的pcb设计
    发表于 05-17 15:22 0次下载

    DDR布线PCB设计中的应用解析

    DDR布线pcb设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的裕量。要保证系统的时序,线长又是一个重要的环节。
    发表于 01-14 14:46 1194次阅读

    一文解读PCB设计布线重要性

    PCB布线的基本原则,修改之后性能就非常好,这让我再一次的感受到PCB布线重要性,尤其是我们
    发表于 08-22 09:32 2037次阅读

    【华秋干货铺】DDR电路的PCB布局布线要求

    上期和大家聊的电源PCB设计重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的
    的头像 发表于 08-17 18:15 332次阅读
    【华秋干货铺】<b class='flag-5'>DDR</b>电路的<b class='flag-5'>PCB</b>布局<b class='flag-5'>布线</b>要求

    DDR电路的PCB布局布线要求

    上期和大家聊的电源PCB设计重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的
    的头像 发表于 08-18 08:09 393次阅读
    <b class='flag-5'>DDR</b>电路的<b class='flag-5'>PCB</b>布局<b class='flag-5'>布线</b>要求

    pcb设计布局布线原则及规则

    一站式PCBA智造厂家今天为大家讲讲pcb设计布局布线原则及规则有哪些?PCB设计六大布线规则。在PCB
    的头像 发表于 01-22 09:23 579次阅读