0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速串行数据技术的电源管理和跨总线分析

电子设计 来源:郭婷 作者:电子设计 2019-09-11 08:03 次阅读

高速串行技术的不断发展,使得信号从发射机传送到接收机时,均会经过复杂的交互,最终发生严重的高频损耗。

全新的测试要求

计算机、消费电子通信行业设计核心正采用最新的高速串行技术,数据传送速率持续提高,如10Gb/s以太网的出现、PCI Express已经从1.0版演进到2.0版,速率也从2.5Gb/s提高到5.0Gb/s、即将出现的8Gb/s PCIe Gen3和6Gb/s SATA III……高速串行技术的不断发展,使得信号从发射机传送到接收机时,均会经过复杂的交互,最终发生严重的高频损耗。这样,对串行数据的测试也必将面临前所未有的挑战:数据速率远远高出原有技术;信号完整性在整个链路中至关重要;需要提供复杂的分析和互通测量;大多数高速串行技术采用多路结构,需要检定每条通路。

高速串行数据技术的电源管理和跨总线分析

传统的测试方法是:分开检定和测试各个子系统;留出充足的设计余量,保证系统可靠运行;进行标准的一致性测试,保证互通能力。这些措施可以满足速度较低的设计需求。对高速串行数据而言,传统测量技术远不能适应现有的设计要求。

解决方案

电源管理和跨总线分析

串行数据是三层架构(如图1),分为物理层(电气子块和逻辑子块)、数据链路层和事务层。物理层的逻辑子块是负责进行链路宽度、初始化和速度协商的;数据链路层是保证发送到链路上的数据的正确性以及数据在链路上被可靠地分组传送;事务层是进行建立请求/结束交易、分组流量控制和信息传送的。只有全面了解系统,才可以查找系统中其它总线衍生出的难检问题。

以业内广泛推广的串行数据标准之一的PCI Express (PCIe)为例,产品已经从PCIe 1.0演进到PCIe 2.0,速度也从2.5Gb/s提高到5.0Gb/s。已有的协议分析仪可进行PCIe 2.0协议信息及跨总线分析,然而PCIe 2.0最大的验证挑战来自于电源管理。

对于电源管理,它需要动态协商使用的通路数量或“链路宽度”(最多16路)、链路速度(2.5Gb/s “ 5.0Gb/s)和空闲状态,才可以尽量的节约能耗。电源管理在系统中举足轻重,这样笔记本电脑才可以延长电池工作时间,服务器系统才能够节约能量。验证物理层事件的能力是至关重要的。

高速串行数据技术的电源管理和跨总线分析

泰克公司新推出的TLA7S08和TLA7S16串行分析仪除了具有协议信息及跨总线分析功能,与众不同之处是它的电源管理功能。它可以分别采集x1、x4链路或x8链路,两块TLA7S16串行分析仪模块可用于双向x16链路。PCIe 2.0链路可以动态改变宽度(通路数量)。例如,8路链路(x8)可以变成4路(x4),后者要求的能耗较低;在系统需要时可以返回x8。PCIe 2.0规范还允许链路在2.5Gb/s ” 5Gb/s之间动态交替速度,同时支持PCIe 1.0和2.0标准。此外,在不使用时,链路可以在短时间内进入空闲电源状态。在宽度和速度变化期间及在电源管理状态转换期间验证这些链路正常运行非常重要。泰克的串行分析仪以独一无二的方式验证和调试这些链路流程的运行情况。

● 串行数据链路分析

在物理层,当信号通过信道(如:电缆、PCB背板等)时,因信道损耗和其它失真改变了接收机上的NRZ数据信号形状,把所需的方波变成严重失真的闭合眼图波形,如图2所示。如果采用传统的测试方法将会得出系统无法运行的结论,但事实上链路依然运行良好。究其原因是系统中采用了接收机均衡器。均衡器使眼图张开(如图2中蓝色部分),允许区分逻辑状态高和逻辑状态低。

接收机均衡通常采用两种均衡技术,即FFE前馈均衡和DFE判决反馈均衡。FFE可以提升频率、补偿数据传输衰减最严重的频谱部分,同时也极大地放大了噪声。DFE是更加先进的均衡方法,它是一种基于干净(无噪声)比较器输出中的反馈的电平提升,因此不会注入噪声。

串行数据链路分析主要是进行信号完整性和一致性测试,具体是指从发射机、信道、抖动噪声、BER和链路等角度分析产品性能。传统的发射机+信道组合显然是不够的。泰克DSA8200数字串行分析仪通过iConnect软件实现TDR/TDT和S参数测试,提供信道检定功能。运行在DSA8200上的80SJNB Advanced软件,拥有完整的均衡和信道仿真功能。在接收机一侧提供重要的FFE和DFE均衡方法,在发射机一侧支持生成和测量预加重和去加重信号;通过信道仿真,工程师可以采集发射机输出上的信号。借助仿真的信道使信号失真,然后检验信道最终的性能,无需提供物理硬件;扩频时钟(SSC) 广泛用于台式计算机和笔记本电脑中,SATA和PCI-Express等标准中都采用了SSC。80SJNB Advanced软件支持SSC信号采集和分析,可以对高级发射机检定。

经验借鉴

● 提供完整的综合解决方案

串行数据分析领域需要完整的 综合解决方案,包括实时示波器、采样示波器、任意波形发生器、串行分析仪和完整的测试软件;在对数据链路层和事务层进行逻辑分析时,从用户实际需求出发,增加对物理层事件的验证;跟随行业和标准的发展,提供针对性的解决方案,以缩短被测产品的研制周期。泰克公司逻辑分析仪产品规划师Sarah Boen女士表示:“泰克公司提供了高速串行数据分析整体解决方案,工程师可以从发射机到接收机检定和测试整个设计的标准一致性。”


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源管理
    +关注

    关注

    112

    文章

    6010

    浏览量

    141100
  • 计算机
    +关注

    关注

    19

    文章

    6643

    浏览量

    84471
  • 总线
    +关注

    关注

    10

    文章

    2702

    浏览量

    87201
收藏 人收藏

    评论

    相关推荐

    80SJNB Advanced 均衡和串行数据分析方法

    3380SJNB Advanced 均衡和串行数据分析方法“本应用指南介绍了在有损耗或者耗散的信道上运行的串行数据标准使用的测试和测量方法,在接收端这些串行数据的眼图会呈现关闭状态,使用均衡(FFE
    发表于 11-26 10:44

    多FPGA系统中自定义高速串行数据接口设计

    多FPGA系统中自定义高速串行数据接口设计.pdf
    发表于 03-21 17:28

    多FPGA系统中自定义高速串行数据接口设计

    多FPGA系统中自定义高速串行数据接口设计为方便多FPGA系统中主从FPGA之间的命令与数据传输,节省连接的引脚数量,设计了一种基于FPGA的自定义高速
    发表于 08-11 11:49

    电源管理总线规范

    总线规范的实施要求电源及其关联集成电路的设计与所需的界面和命令保持一致。比如,串行电源管理总线
    发表于 07-11 10:34

    高速串行总线走线难点在哪?在设计过程中注意6点~

    DDRr1234 系列,MII,EMMC高速串行总线:最高有 56NRZ ,比如USB1/2/3/3.1/3.2,PCIE3,PCIE4,SAS3,SAS4那么对于这些信号的重要线信号的处理我们在设计过程中
    发表于 12-25 16:20

    高速串行数据链路一致性测试的难点有哪些,该如何应对?

    计算机主板上的典型总线结构有什么共同点?高速串行数据链路一致性测试的难点有哪些,该如何应对?
    发表于 04-09 06:47

    高速PCB中的地回流和电源回流以及分割问题分析

    高速PCB中的地回流和电源回流以及分割问题分析
    发表于 04-25 07:47

    高速串行总线与并行总线的差别是什么?

    高速串行总线与并行总线的差别是什么?高速测试方面的挑战是什么?远端环回的优点是什么?
    发表于 05-12 06:31

    怎么实现基于FPGA的具有流量控制机制的高速串行数据传输系统设计?

    本文介绍了基于Xilinx Virtex-6 FPGA的高速串行数据传输系统的设计与实现,系统包含AXI DMA和GTX串行收发器,系统增加了流量控制机制来保证高速
    发表于 05-25 06:45

    三种常用的串行数据传输总线介绍

    三种常用的串行数据传输总线一、SPI1.1 概念SPI(Serial Peripheral Interface - 串行外设接口)是一种用于短距离通信(主要是嵌入式系统中)的同步串行
    发表于 02-10 06:32

    高速CAN通讯总线接收到无效串行数据是何原因?怎么解决呢?

    高速CAN通讯总线接收到无效串行数据是何原因?怎么解决呢?
    发表于 05-09 10:39

    高速串行总线技术发展与应用分析

    高速串行总线技术发展与应用分析   虽然在嵌入式系统中有许多连接元件的方法,但最主要的还是以太网、PCI Express和Rap
    发表于 02-25 16:39 1018次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>总线</b><b class='flag-5'>技术</b>发展与应用<b class='flag-5'>分析</b>

    行数据转换为串行数据.hex

    。。。。。。并行数据转换为串行数据。。。。。。。
    发表于 11-10 10:00 0次下载

    多FPGA系统中自定义高速串行数据接口设计

    多FPGA系统中自定义高速串行数据接口设计
    发表于 05-10 11:24 24次下载

    高速串行数据挑战与TDR阻抗测试和高速串行链路的分析

    本文介绍了TDR阻抗测试和高速串行链路分析,首先介绍了高速串行数据链路的挑战,然后对高速
    发表于 10-12 16:42 7次下载
    <b class='flag-5'>高速</b><b class='flag-5'>串行数据</b>挑战与TDR阻抗测试和<b class='flag-5'>高速</b><b class='flag-5'>串行</b>链路的<b class='flag-5'>分析</b>