0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何解决触发器亚稳态问题?

贸泽电子设计圈 来源:未知 作者:胡薇 2018-09-22 08:25 次阅读

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在亚稳态期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

解决方法主要有:

(1) 降低系统时钟

(2) 用反应更快的触发器(FF),锁存器(LATCH);

(3) 引入同步机制,防止亚稳态传播;

(4) 改善时钟质量,用边沿变化快速的时钟信号;

(5) 使用工艺好、时钟周期裕量大的器件。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 触发器
    +关注

    关注

    14

    文章

    1674

    浏览量

    60381
  • 亚稳态
    +关注

    关注

    0

    文章

    44

    浏览量

    13117

原文标题:【M博士问答】如何解决亚稳态?

文章出处:【微信号:Mouser-Community,微信公众号:贸泽电子设计圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    xilinx资料:利用IDDR简化亚稳态

    `作者:Primitivo Matas Sanz,技术专家,西班牙马德里Telefonica I+D 公司,技术专家现身说教,使用触发器链(赛灵思FPGA 中ILOGIC 块的组成部分)限制设计中
    发表于 03-05 14:11

    FPGA触发器亚稳态认识

    的问题。亚稳态的特点: 1. 增加触发器进入稳定状态的时间。 亚稳态的坏处之一是会导致触发器的TCO时间比正常情况要大。多出来的时间tR (resolution time) 就是
    发表于 12-04 13:51

    两个触发器的目的是什么

    是为了防止触发器变成亚稳态`timescale 1ns / 1psmodule key_test(inputclk,input [3:...
    发表于 07-30 06:44

    为什么触发器要满足建立时间和保持时间

    什么是同步逻辑和异步逻辑?同步电路和异步电路的区别在哪?为什么触发器要满足建立时间和保持时间?什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
    发表于 08-09 06:14

    新建两个D触发器的目的是什么

    新建两个D触发器的目的是什么?何谓亚稳态?解决亚稳态的方法是什么?
    发表于 11-09 07:15

    如何测量亚稳态

    图3.27所示的是一个观察D触发器亚稳态的电路图。使用这个电路至少需要一个双通道示波器。
    发表于 06-08 14:31 1100次阅读
    如何测量<b class='flag-5'>亚稳态</b>

    什么是单稳态触发器_单稳态触发器特点以及构成

    本文开始介绍了什么是单稳态触发器以及单稳态触发器的电路组成,其次阐述了单稳态触发器特点、门电路构
    发表于 03-27 09:24 7.3w次阅读
    什么是单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>_单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>特点以及构成

    稳态触发器的用途_单稳态触发器的应用

    本文开始介绍了单稳态触发器的概念,其次阐述了单稳态触发器工作特点和单稳态触发器的用途,最后介绍了
    的头像 发表于 03-27 10:16 3.1w次阅读
    单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>的用途_单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>的应用

    稳态触发器有哪些_单稳态触发器工作原理介绍

    本文开始阐述了单稳态触发器工作特点和单稳态触发器的分类,其次阐述了单稳态触发器工作原理,最后介绍
    的头像 发表于 03-28 15:41 3.9w次阅读
    单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>有哪些_单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>工作原理介绍

    稳态触发器芯片有哪些_单稳态触发器工作原理

    本文主要介绍了单稳态触发器芯片有哪些_单稳态触发器工作原理。单稳态触发器只有一个稳定状态,一个暂
    的头像 发表于 03-28 18:22 2.8w次阅读
    单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>芯片有哪些_单<b class='flag-5'>稳态</b><b class='flag-5'>触发器</b>工作原理

    稳态触发器的工作原理

    稳态触发器只有一个稳定状态,一个暂稳态。在外加脉冲的作用下,单稳态触发器可以从一个稳定状态翻转到一个暂
    的头像 发表于 08-12 16:27 1.3w次阅读

    FPGA设计的D触发器亚稳态

    本系列整理数字系统设计的相关知识体系架构,为了方便后续自己查阅与求职准备。对于FPGA和ASIC设计中,D触发器是最常用的器件,也可以说是时序逻辑的核心,本文根据个人的思考历程结合相关书籍内容和网上文章,聊一聊D触发器亚稳态
    的头像 发表于 05-12 16:37 1398次阅读
    FPGA设计的D<b class='flag-5'>触发器</b>与<b class='flag-5'>亚稳态</b>

    D触发器亚稳态的那些事

    本系列整理数字系统设计的相关知识体系架构,为了方便后续自己查阅与求职准备。对于FPGA和ASIC设计中,D触发器是最常用的器件,也可以说是时序逻辑的核心,本文根据个人的思考历程结合相关书籍内容和网上文章,聊一聊D触发器亚稳态
    的头像 发表于 07-25 10:45 590次阅读
    D<b class='flag-5'>触发器</b>与<b class='flag-5'>亚稳态</b>的那些事

    两级触发器同步,就能消除亚稳态吗?

    两级触发器同步,就能消除亚稳态吗? 两级触发器同步可以帮助消除亚稳态。本文将详细解释两级触发器同步原理、
    的头像 发表于 01-16 16:29 353次阅读

    稳态触发器的暂稳态时间与什么有关

    稳态触发器是一种能够在某个时间间隔内将输入信号的电平转换为期望的输出信号电平的数字电路。在单稳态触发器中,暂稳态时间是指当
    的头像 发表于 02-06 11:01 370次阅读