侵权投诉

CY68013A进行数据传递FPGA进行格式转换的数据采集与仿真系统

电子设计 2018-08-30 10:44 次阅读

随着软件无线电思想与技术的发展,现代数字通信系统中,越来越多地使用DSP等数字信号处理器结合高速AD、DA转换器进行OSI 7层通信体系模型中物理层(信号的调制、解调)和数据链路层(信道编、解码)部分的数据处理工作。近年来,数字信号处理理论发展迅猛,数字信号处理器工作频率及能力不断提高,数字通信系统中越来越多的工作能够通过DSP来完成,因而DSP本身的程序结构也越来越复杂。由于通信信号(尤其是无线通信)本身具有很强的实时性、随机性的特点,造成DSP的输入数据缺乏规律性,一闪即逝,从而导致相应的处理程序出现了问题不易复现,且问题难于追踪、捕捉,这就给DSP的程序设计与调试带来了较大困难。针对这一问题,本文根据一般底层通信协议栈的数据处理方法,设计了一套适合于对底层协议栈进行开发和调试的数据采集与仿真系统,以达到追踪、再现问题并查找程序缺陷的目的。

1 数据采集系统

数据采集系统主要完成从正在工作中的通信终端中采集数据的任务。

1.1 采集点的选择

整个通信系统中有多个数据采集切入点可选,可以对中频信号直接采样,也可以对基带信号采样,还可以通过模拟系统中的AD数据接收时序,直接接收AD输出数据。但前两种采集点不能确保采集到的信号数据与DSP输入数据完全一致,而模拟AD数据时序的方式则可能影响DSP与AD之间的主从关系,影响DSP协议栈的正常运行,而且各种外部中断的采集也比较困难。因而最为稳妥的方式是DSP通过数据总线输出其接收到的数据。这种方法的缺点是需要占用DSP少量资源,但这与协议栈运行相比,完全可以忽略不计,不计不会影响协议栈本身的运行。

1.2 硬件连接

参考文献[1]对各种数据采集系统进行了分析比较,并指出USB总线为数据采集卡与PC机较理想的接口,因此选用CY68013A作为USB接口芯片。采用1片FPGA进行DSP与CY68013A之间数据格式的转换,CY68013A固件程序存放在E2PROM中,通过I2C总线连接,连接方式如图1所示。

其中,DSP除了输出16位数据总线之外,还引出7位地址线(A0~A6),用以区分不同的数据类型。FPGA须将DSP外部总线输出的数据格式转换为CY68013A外部GPIF可兼容的格式。

1.3 FPGA程序设计

CY68013A外部GPIF端口可作为数据输入端口的仅有16位(FD0~FD15),而DSP输出的信息数据一共有23位(16位数据线D0~D15和7位地址线A0~A6),故而需要将多出的7位地址信息嵌入到数据中去。将1个16位数据拆分成2个,每个数据中的低8位(FD0~FD7)用于存储原数据信息(D0~D7或D8~D15),高7位(FD8~FD14)存放地址类型信息(A0~A6),最高位(FD15)用于标识当前数据中FD0~FD7是原数据的D0~D7或是D8~D15,具体格式如图2(b)所示。CY68013A GPIF端口使用内部48 MHz时钟,根据参考文献[2],每个GPIF信号周期为20.83 ns,二者时钟不同步,FPGA为了与高速设备兼容,需要使用更高的时钟源。因此,为了保证GPIF能够采集到RDY信号,FPGA输出的信号至少需要保持1.5个GPIF信号周期。GPIF每次从外部读取数据存入FIFO需要6个状态,故而每个输出数据间隔应大于6个GPIF信号周期。以TI公司C55系列DSP为例,主频时钟144 MHz,与FPGA连接的为EMIFS外部总线,则FPGA转换信号时序如图2所示。其中,图2(a)为DSP EMIFS输出时序, 图2(b)为经FPGA转换后的CY68013A GPIF输入时序及数据格式。

考虑到DSP输出数据时钟可能较CY68013A GPIF采集时钟快,因而FPGA需要设计内置的FIFO存储器,用于缓存DSP输出的数据。

1.4 USB固件设计

由于CY68013A内置的8051内核时钟周期较慢,不适于高速传输,因而采集程序中仅使用8051进行初始化配置,而不干预数据传输过程。CY68013A通过外部GPIF读取数据存入FIFO中,FIFO满时通过USB传入PC机。采用Cypress公司提供的通用程序框架以及图形化GPIF设计工具,参照图2(b)的时序,编辑GPIF波形。USB总线选择传输大量数据时比较常用的Bulk传输模式,硬件配置程序采用Cypress公司提供的程序模板,参考文献[3]对该模板进行了详细说明,这里不再赘述,程序框架与参考文献[4、5]类似。

1.5 PC机接收程序

USB接口驱动程序可直接使用Cypress公司提供的ez-usb驱动。由于ez-usb驱动没有提供高级的文件操作IO方式,因而需要调用比较底层的DeviceIoControl函数来处理。考虑到Bulk传输方式完全是由主机端(PC机)发起读操作,从机端(采集板)只能被动地等待,而当CY68013A内置的FIFO写满之后,如果主机不能及时地发起读操作,则FIFO不再接收数据写入操作,因而会有少量的数据丢失。对于底层协议栈调试,这种少量的数据丢失可能引起程序流程错误,是不能接受的。因此PC机端接收程序应采用多线程处理方式,将接收USB数据的工作列为单独的线程,并将其优先级设置为实时性最高的THREAD_PRIORITY_TIME_CRITICAL,防止接收数据过程被系统中其他进程打断,以确保每次读操作能够及时发出。同时也要保证负责数据采集的PC机操作系统中同时运行的进程尽量少,关掉不必要的后台进程。

PC机接收到的数据先存入临时文件中,以备后续解析、仿真程序使用。临时文件以字(16 bit)为单位存储,每个数据用2个字来表示,低字节在前,与FPGA转换后的数据格式一致,如表1所示。

2 仿真系统

仿真系统使用采集系统采集到的数据,再现通信终端中的协议栈运行状态,便于开发者随时检查程序错误,对程序进行调试。

2.1 系统框架

要想再现底层协议栈运行状态,除了保证协议栈整体输入、输出一致外,最大的难度在于系统的定时,要能够准确再现各种事件的发生时刻。基于软件无线电技术的数字通信系统大都采用过采样方式,AD/DA速率都比较高而且稳定,因而底层协议栈也大多以AD/DA的输入、输出中断作为系统定时。当通信终端作为接收机时,底层协议栈需要以AD采样数据作为其他部分(信道估计与均衡、解调、信道解码等)的驱动数据;作为发射机时,DA输出数据是底层协议栈的最终输出结果,需要仿真程序进行验证。故而仿真程序可以采用AD/DA中断来划分程序运行的最小时间片,其他各种事件的发生都通过中断个数来计时,仿真程序通过判断AD/DA数据的个数调用各程序函数来再现底层协议栈运行状况及数据流向。这样就可以在不增加开销的情况下,尽最大可能保证仿真程序与实际DSP中运行的协议栈一致,方便再现问题。

2.2  输出数据

根据1.1节所选择的数据采集点,需在DSP的底层协议栈代码中输出仿真时所用的数据: (1)需要输出的为前端AD/DA数据,以及底层协议栈与上层协议栈之间的交互数据,这是底层通信协议栈接收、发射信息时所需的输入数据与最终的输出结果; (2)其他外围设备产生的中断和输入数据也会影响底层协议栈流程,是仿真时所必须的部分;(3)底层协议栈各任务挂起、运行、结束等状态变化需要输出,以保证仿真程序运行时刻与实际情况一致。另外,在2次AD/DA中断之间会发生多次变化的全局变量也需要输出,以弥补时间片划分的不足。

2.3  数据解析

1.5节中所存储的接收数据不方便直接用于仿真,需要进行格式转换。根据2.1节中所述系统框架,所有事件通过AD/DA数据计时,故而除AD/DA数据外,其他类型数据需要记录AD/DA数据个数信息,作为时间戳,因而可将所有数据分为两大类:AD/DA数据和非AD/DA数据。为仿真方便,将这2种类型数据分别存放于2个文件中。在解析数据时,需要将1.3小节中为了与CY68013A兼容而通过FPGA拆分开的2个16位数据重新合并为1个,并将不同类型的数据分开。AD/DA数据一般长度固定,由AD/DA转换器分辨率(位数)而定,例如,AD/DA数据为16位,每次中断输出1个数据,则解析后的数据格式如表2所示。


 

非AD/DA数据根据程序需求,长度不固定,可在协议栈程序输出数据中包含长度信息,也可在接收程序与输出程序中提前规定好数据长度。例如,非AD/DA数据以字为单位,数据长度为N,则解析后的数据格式如表3所示。

由于底层协议栈需要兼顾外围硬件控制,各种外部中断比较多,很可能会打断数据输出,因而在解析数据时,需要考虑各种数据之间的嵌套。为此,可以对每种数据采用单独的缓冲区,待解析到1条完整数据之后再存入文件中,同时还要保证文件中各种非AD/DA数据按照发生时间的先后顺序排列。其流程如图3所示。

2.4 系统仿真

系统仿真之前,首先要将运行于DSP中的底层协议栈代码转换为PC机上可运行的代码,一般DSP大多采用C语言和汇编语言相结合的方式进行开发,C代码基本上不需要进行大量修改,而汇编代码需要根据其工作原理,转译成C代码。系统仿真时采用2.3节中解析后的数据文件作为输入,按照2.1节定义的仿真系统框架,以AD/DA数据为驱动,通过判断非AD/DA数据的发生时刻(AD/DA数据计数值)来调动底层协议栈各部分任务运行,以达到再现协议栈运行状况、调试程序的目的。仿真流程如图4所示。有些硬件操作需要底层协议栈控制,仿真时可以按照“[发生时间] 硬件操作内容”的格式写到文件中作为仿真程序的输出。这样通过查询输出文件,各种硬件操作的先后关系一目了然,更形象化,有利于发现硬件控制上的逻辑错误。

本文设计了一种专门用于底层协议栈开发的数据采集与仿真系统,利用USB高速传输特点以及物理连接的便利性,采用CY68013A进行数据传递,充分利用其GPIF资源,使用FPGA进行格式转换。文中对仿真系统的整体框架和数据转换细节进行了详细说明。该系统可用于各种类型协议栈调试,便于追踪、再现问题。经过实验验证,系统可承受100 Mb/s的实时数据流,在数字集群手持终端开发中进行了广泛应用,不仅降低了协议栈的开发难度,而且缩短了开发周期,有很高的实用性。(电子技术应用 作者:黄建尧 刘开华 李 琨 )

参考文献:

[1]. Bulk datasheet http://www.dzsc.com/datasheet/Bulk_2523104.html.
[2]. ez-usb datasheet http://www.dzsc.com/datasheet/ez-usb_305660.html.

收藏 人收藏
分享:

评论

相关推荐

以多核DSP处理器为核心的以太网通信接口硬件设计概述

随着DSP处理器在现代工业的应用越来越广泛,DSP的功能不仅只有快速运算处理,还需要与其他处理器或者....
发表于 12-06 17:03 45次 阅读
以多核DSP处理器为核心的以太网通信接口硬件设计概述

求EP4CE22E22C8N FPGA最小系统板

项目核心板被烧坏了,没有备用的,求一份FPGA最小系统板,型号为:ep4ce22e22c8n 如图...
发表于 12-06 16:52 127次 阅读
求EP4CE22E22C8N FPGA最小系统板

挖矿需求放缓后,赛灵思优先数据中心发展

免费是为了降低成本,加速数据中心业务发展,快速形成生态。过去一段时间,赛灵思首创的 FPGA 芯片,....
的头像 汽车玩家 发表于 12-06 16:26 137次 阅读
挖矿需求放缓后,赛灵思优先数据中心发展

在Quartus下实现LED流水灯实验的资料说明

 通过LED流水灯实验,介绍使用Quartus软件开发FPGA的基本流程,器件选择、设置、代码编写、....
发表于 12-06 16:23 18次 阅读
在Quartus下实现LED流水灯实验的资料说明

边缘检测项目:指令检测模块代码解析

本模块的功能,是从一串输入的数据中,检测出指令头55D5,检测出包文头后,获取到紧接着的4个数据(2字节),并按字节为单位送给...
发表于 12-06 15:56 153次 阅读
边缘检测项目:指令检测模块代码解析

赛灵思的三大战略执行的怎么样?

在这一年半的时间内,席卷世界的数据洪流更加汹涌。根据IDC预测,根据IDC预测,从2018年至202....
的头像 汽车玩家 发表于 12-06 15:34 113次 阅读
赛灵思的三大战略执行的怎么样?

双通道14位、500 MSPS采样率的AD9684 高速并行LVDS ADC接口介绍

AD9684是一款双通道14位、500 MSPS采样率 ,并行LVDS接口的模数转换器。该芯片可用于通信,3G/4G, TD-SCDMA...
发表于 12-06 15:33 78次 阅读
双通道14位、500 MSPS采样率的AD9684 高速并行LVDS ADC接口介绍

关于自动驾驶的芯片选型,是GPU还是FPGA

自动驾驶域控制器,要具备多传感器融合、导航定位、路径规划、计算决策、V2X无线通讯、运动控制的能力。
发表于 12-06 15:15 28次 阅读
关于自动驾驶的芯片选型,是GPU还是FPGA

数据洪流来势汹汹,FPGA将是数据中心的新动力

数据的海啸将冲击现有的数据中心架构。“传统的架构已经满足不了新的应用”,赛灵思总裁兼CEO Vict....
发表于 12-06 15:12 87次 阅读
数据洪流来势汹汹,FPGA将是数据中心的新动力

英特尔全球最大容量FPGA的容量高达20亿个ASIC门

英特尔发布了全球最大容量FPGA——Intel® Stratix® 10 GX 10M FPGA,拥....
发表于 12-06 15:09 48次 阅读
英特尔全球最大容量FPGA的容量高达20亿个ASIC门

两大硬件虚拟化,GPU虚拟化和FPGA虚拟化方法

GPU是计算机的一个重要组成部分,但GPU这类重要资源虚拟化的性能、扩展性和可用性相对于CPU等处于....
发表于 12-06 15:07 59次 阅读
两大硬件虚拟化,GPU虚拟化和FPGA虚拟化方法

LabVIEW数据采集的详细资料说明

在计算机广泛应用的今天,数据采集的重要性1 采样定理与抗混叠滤波器,2 数据采集系统的构成,3 模入....
发表于 12-06 14:02 24次 阅读
LabVIEW数据采集的详细资料说明

LabVIEW图形显示的资料说明

图形显示对于虚拟仪器面板设计是一个重要的内容。LabVIEW为此提供了丰富的功能。在前面几章我们已经....
发表于 12-06 14:02 17次 阅读
LabVIEW图形显示的资料说明

使用FPGA实现H.265视频压缩编码格式的源代码免费下载

复旦大学开源的 基于FPGA的H.265源码,分享下一起研究研究 H.265是一种视频压缩编码格....
发表于 12-06 08:00 29次 阅读
使用FPGA实现H.265视频压缩编码格式的源代码免费下载

DSP串口通信握手协议,实现接收多个字节才能发送一个字节?

新人求教 不利用fifo,在串口调试助手下显示发送框有多个字节(如8个),然后 接收框才能接收一个字节的协议 ...
发表于 12-05 20:23 106次 阅读
DSP串口通信握手协议,实现接收多个字节才能发送一个字节?

基于DSP的30秒倒计时程序

有大佬可以用DSP帮写一下这个设计题目的程序吗? ...
发表于 12-05 16:37 205次 阅读
基于DSP的30秒倒计时程序

如何使用谱回归核判别分析实现候机楼室内快速定位算法的论文详细说明

针对机场候机楼客流量大、室内环境复杂多变的特点,提出了一种基于谱回归核判别分析(SRKDA)的室内定....
发表于 12-05 15:27 15次 阅读
如何使用谱回归核判别分析实现候机楼室内快速定位算法的论文详细说明

互联网广告推荐迎来变革,雪湖科技联合赛灵思发布推荐算法解决方案

12月3日,2019年赛灵思开发者大会在北京国家会议中心召开,
发表于 12-05 13:45 344次 阅读
互联网广告推荐迎来变革,雪湖科技联合赛灵思发布推荐算法解决方案

【梦翼师兄今日分享】 移位寄存器的 IP核调取及应用

写在前面的话 做很多图像算法的时候,我们经常需要用到模板运算(如sobel图像边缘检测、中值滤波、均值滤波等等),处理这些问题...
发表于 12-05 11:58 237次 阅读
【梦翼师兄今日分享】 移位寄存器的 IP核调取及应用

【梦翼师兄今日分享】 串行转并行程序设计及讲解

写在前面的话 串并/并串转换是FPGA设计过程中的一个重要技巧,经常被用在高速数据流处理中,特别是在通信接口方面尤为重要。...
发表于 12-05 11:56 252次 阅读
【梦翼师兄今日分享】 串行转并行程序设计及讲解

【梦翼师兄今日分享】 流水线设计讲解

写在前面的话 作为初学者,通常情况下我们所设计的电路都是低速的电路,一般都在百兆以下。那么,当我们需要设计高速电路的时候...
发表于 12-05 11:53 264次 阅读
【梦翼师兄今日分享】 流水线设计讲解

【梦翼师兄今日分享】 数码管显示设计讲解

写在前面的话 在项目设计中,我们通常需要一些显示设备来显示我们需要的信息,可以选择的显示设备更是种类繁多,玲琅满目,数码...
发表于 12-05 11:51 211次 阅读
【梦翼师兄今日分享】 数码管显示设计讲解

【求助】关于使用USBDM烧写中遇到的问题

最近在某宝上买了个飞思卡尔USBDM全功能版,想实现对产品单板的烧写,单板用的是MC9S12DG128,根据说明书(说明书见附...
发表于 12-05 09:37 115次 阅读
【求助】关于使用USBDM烧写中遇到的问题

Modelsim仿真软件的入门指导教程免费下载

软件Modelsim的入门介绍,结合项目 包括GUI操作和脚本操作,适合学习FPGA或者ASIC设计....
发表于 12-05 08:00 39次 阅读
Modelsim仿真软件的入门指导教程免费下载

高级PID控制算法的学习课件免费下载

仿真可以提供很多关于系统正在做什么的信息。我们可以添加不同元素的影响,如编码器分辨率、ADC采样率等....
发表于 12-04 15:46 34次 阅读
高级PID控制算法的学习课件免费下载

黑金AX7035 FPGA开发板PCB原理图免费下载

本文档的主要内容详细介绍的是黑金AX7035 FPGA开发板PCB原理图免费下载。
发表于 12-04 08:00 57次 阅读
黑金AX7035 FPGA开发板PCB原理图免费下载

黑金AX7035 FPGA开发板电路原理图免费下载

本文档的主要内容详细介绍的是黑金AX7035 FPGA开发板电路原理图免费下载。
发表于 12-04 08:00 39次 阅读
黑金AX7035 FPGA开发板电路原理图免费下载

英特尔推出全球最大容量FPGA oneAPI简化PFGA硬件工作

“正是因为英特尔在IC工艺技术、制造和封装等领域的创新,让英特尔得以设计、制造并交付目前世界上密度最....
发表于 12-03 15:35 106次 阅读
英特尔推出全球最大容量FPGA oneAPI简化PFGA硬件工作

FPGA与GPU类比一下就明白了

电路模拟是 FPGA 的经典主流用例,这也是 FPGA 最早出现的原因。FPGA 的关键在于硬件设计....
的头像 嵌入式ARM 发表于 12-03 15:28 348次 阅读
FPGA与GPU类比一下就明白了

FPGA龙头公司日益强大 需坚持走自主可控+自主创新这条路

在英特尔于最近发布10纳米Agilex,加上Xilinx早前推出7nm ACAP平台之后,FPGA两....
发表于 12-03 15:28 155次 阅读
FPGA龙头公司日益强大 需坚持走自主可控+自主创新这条路

莱迪思推出的CrossLinkPlus™ FPGA系列有以下关键特性

莱迪思半导体公司,低功耗可编程器件的领先供应商,宣布推出CrossLinkPlus™ FPGA系列产....
发表于 12-03 15:25 102次 阅读
莱迪思推出的CrossLinkPlus™ FPGA系列有以下关键特性

DSP实验板的原理图详细资料分析

将CPU原理图分成三部分进行说明其中右上角部分为与IO图相连用的引脚。
发表于 12-03 11:10 67次 阅读
DSP实验板的原理图详细资料分析

DSP是什么?DSP芯片的分类和特点及选择DSP芯片的原则详细说明

数字信号处理(DSP,Digital Signal Processing)是指为得到满足人们需要的信....
发表于 12-03 10:38 105次 阅读
DSP是什么?DSP芯片的分类和特点及选择DSP芯片的原则详细说明

几个PLC中模拟量的采集

现在自动化控制过程中,除非一些简单的控制柜的组合,这些地方基本用IO点就能将所有的动作实现,而稍微复....
发表于 12-03 08:48 124次 阅读
几个PLC中模拟量的采集

DMC600M系列运动控制器的应用开发硬件手册免费下载

DMC600M 系列运动控制器深圳市科瑞特自动化公司自主研发、基于 DMC300 产品系列在市场的成....
发表于 12-03 08:00 26次 阅读
DMC600M系列运动控制器的应用开发硬件手册免费下载

USB数据采集卡的使用手册免费下载

USB数据采集卡V5.2L是一款基于USB总线的高性能多功能数据采集卡,具有8路单端16 位高速同步....
发表于 12-03 08:00 26次 阅读
USB数据采集卡的使用手册免费下载

1994年到2011年的全国电子设计大赛题目合集免费下载

本文档的主要内容详细介绍的是1994年到2011年的全国电子设计大赛题目合集免费下载。
发表于 12-02 08:00 62次 阅读
1994年到2011年的全国电子设计大赛题目合集免费下载

使用FPGA设计线型CCD高速驱动采集一体化控制板的论文详细说明

线型CCD图像传感器在工业检测、图像测量和机器视觉等方面有着广泛的应用。本文针对CCD测量应用系统中....
发表于 11-29 17:47 68次 阅读
使用FPGA设计线型CCD高速驱动采集一体化控制板的论文详细说明

使用FPGA实现CCD探测系统的论文说明

随着图像采集系统的广泛应用,人们对CCD探测系统的要求日益提高。传统的CCD探测系统由于结构复杂,造....
发表于 11-29 16:26 53次 阅读
使用FPGA实现CCD探测系统的论文说明

SPI协议及工作原理的详细资料分析

SPI, Serial Perripheral Interface, 串行外围设备接口, 是 Mot....
发表于 11-29 15:53 73次 阅读
SPI协议及工作原理的详细资料分析

FPGA校企人才对接会参会企业邀请函

兹定于2019年12月6日-8日在南京江北新区ICisC人才实训基地召开2019第三届全国大学生FP....
的头像 人间烟火123 发表于 11-29 09:54 512次 阅读
FPGA校企人才对接会参会企业邀请函

如何使用三种不同的FPGA芯片实现数字中频接收机的设计论文

FPGA(Ficld Programmable Gatc Array)以其功能强大、开发周期短、投资....
发表于 11-28 18:00 76次 阅读
如何使用三种不同的FPGA芯片实现数字中频接收机的设计论文

浅谈按键驱动的编写和设备树的修改

随着深度学习和5G的应用,对FPGA的功能要求越来越多。因此近几年FPGA大厂纷纷将自己的器件集成了....
的头像 FPGA开发圈 发表于 11-28 17:48 607次 阅读
浅谈按键驱动的编写和设备树的修改

浅谈DNN中应用FPGA的作用分析

深度神经网络(deep neural network)是机器学习发展20年来取得的最大突破,比如在语....
的头像 FPGA开发圈 发表于 11-28 17:19 567次 阅读
浅谈DNN中应用FPGA的作用分析

如何使用线阵CCD设计白光干涉技术位移测量系统的论文说明

白光干涉技术(White-light interferometry technology)是在20世....
发表于 11-28 16:23 42次 阅读
如何使用线阵CCD设计白光干涉技术位移测量系统的论文说明

如何使用线阵CCD设计白光干涉技术位移测量系统的论文说明

白光干涉技术(White-light interferometry technology)是在20世....
发表于 11-28 16:23 42次 阅读
如何使用线阵CCD设计白光干涉技术位移测量系统的论文说明

如何使用DAQmx驱动与LABVIEW设计数据采集系统详细资料说明

DAQmx驱动作为NI公司的第三代数据柔集硬件驱动程序,减少了传统数据采集硬件驱动程序带来的编程复杂....
发表于 11-28 15:35 37次 阅读
如何使用DAQmx驱动与LABVIEW设计数据采集系统详细资料说明

DSP设计与实践的五个案例详细资料说明

案例一:单路、多路模数转换目标:通过该案例使学生熟悉VC5509A的定时器,掌握VC5509A片内A....
发表于 11-28 08:00 89次 阅读
DSP设计与实践的五个案例详细资料说明

MSP432P411x系列微控制器的数据手册免费下载

SimpleLink MSP432P411x 和MSP432P401x 微控制器(MCU) 是具有集....
发表于 11-27 17:37 63次 阅读
MSP432P411x系列微控制器的数据手册免费下载

使用PCI总线设计高速数据采集系统的资料说明

本文详细介绍了一种基于PCI 总线的高速数据采集系统的原理、组成和功能以及在Windows2000 ....
发表于 11-27 16:19 43次 阅读
使用PCI总线设计高速数据采集系统的资料说明

如何使用CPLD与USB接口配合并使用MCU和FPGA与DSP进行编程的设计方法

介绍了使用CPLD与USB接口配合,对支持ISP编程模式的MCU、FPGA、DSP进行编程的设计方法....
发表于 11-26 17:51 79次 阅读
如何使用CPLD与USB接口配合并使用MCU和FPGA与DSP进行编程的设计方法

英特尔量产全球密度最高的FPGA,拥有1020 万个逻辑单元

英特尔 Stratix 10 GX 10M FPGA共有 1020 万个逻辑单元,是第一款使用 EM....
的头像 芯智讯 发表于 11-26 15:46 486次 阅读
英特尔量产全球密度最高的FPGA,拥有1020 万个逻辑单元

使用FPGA设计CCD驱动传输电路的资料说明

电荷耦合器件CCD是一种图像传感器,作为CCD工业相机的核心部件,被广泛应用于非接触测量。许多的光学....
发表于 11-26 15:35 69次 阅读
使用FPGA设计CCD驱动传输电路的资料说明

使用线阵CCD高倍细分的单码道的绝对编码进行测角技术的研究论文

 单码道绝对式光电轴角编码器综合运用了单码道编码技术和线阵CCD图像测量技术,具有高分辨率、高精度、....
发表于 11-26 11:48 39次 阅读
使用线阵CCD高倍细分的单码道的绝对编码进行测角技术的研究论文

PLC中模拟量的采集

上面的图,是我最早使用的模拟量采集方式,电流信号是4到20mA的,转换的频率是0-50HZ的,而这里....
发表于 11-26 09:10 152次 阅读
PLC中模拟量的采集

使用CCD传感器实现信号数据采集及处理的论文免费下载

在非接触位移测量领域中,电荷耦合器件CCD是具有较高灵敏度的光电传感器,其测量精度高,能自动连续地进....
发表于 11-25 18:01 63次 阅读
使用CCD传感器实现信号数据采集及处理的论文免费下载

TLV320ADC3101-Q1低功耗立体声数模转换器的数据手册免费下载

TLV320ADC3101-Q1是一款低功耗、立体声音频模数转换器(ADC),此器件支持8kHz至9....
发表于 11-25 17:49 77次 阅读
TLV320ADC3101-Q1低功耗立体声数模转换器的数据手册免费下载

LC75056PE 带Bongiovi DPS的汽车音响DSP

信息 LC75056PE是一款数字声音处理器,它将音频信号处理器,A / D,D / A和音量集成到单个芯片中,这是汽车音频DSP的先决条件。程序从内部闪存ROM下载到DSP RAM中。 硬件: 模拟输入(立体声) 模拟输入(单声道) ADC 24位 DAC 24位+ EVR 数字输入(IIS) 数字输出(IIS) 采样率转换器(SRC) 主微控制器串行接口 DSP(24位) 电源电压 逻辑(DSP):1.5V PLL电路:3.3V 晶体振荡,数字I / O电源:3.3V CODEC模拟电源:3.3V 电路图、引脚图和封装图...
发表于 04-18 20:26 11次 阅读
LC75056PE 带Bongiovi DPS的汽车音响DSP

THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

信息描述The THS1009 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1009 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1009C is characterized for operation from 0°C to 70°C, and the THS1009I is characterized for operation from ...
发表于 04-18 20:10 12次 阅读
THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

信息描述The TLV1572 is a high-speed 10-bit successive-approximation analog-to-digital converter (ADC) that operates from a single 2.7-V to 5.5-V power supply and is housed in a small 8-pin SOIC package.The TLV1572 accepts an analog input range from 0 to VCC and digitizes the input at a maximum 1.25 MSPS throughput rate. The power dissipation is only 8 mW with a 3-V supply or 25 mW with a 5-V supply. The device features an auto-powerdown mode that automatically powers down to 10 uA whenever a conversion is not performed. The TLV1572 communicates with digital microprocessors via a simple 3- or 4-wire serial port that interfaces directly to the Texas Instruments TMS320 DSPs and (Q)SPI compatible microcontrollers without using additional glue logic. Very high throughput rate, simple serial interface, SO-8 package, 3-V operation, and low power consumption make the TLV1572 an ideal choice for compact or remote high-speed systems.特性F...
发表于 04-18 20:09 16次 阅读
TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 16次 阅读
TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 8次 阅读
TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 14次 阅读
TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 12次 阅读
TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

信息描述The TLV1570 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, an on-chip reference, and a high-speed serial interface. The device contains an on-chip control register allowing control of channel selection, conversion start, reference voltage levels, and power down via the serial port. The MUX is independently accessible, which allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore one signal conditioning circuit can be used for all eight channels.The TLV1570 operates from a single 2.7-V to 5.5-V power supply. The device accepts an analog input range from 0 V to AVDD and digitizes the input at a maximum 1.25 MSPS throughput rate. Power dissipation is only 8 mW with a 2.7-V supply or 40 mW with a 5.5-V supply. The device features an autopower-down mode that automatically ...
发表于 04-18 20:09 21次 阅读
TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 52次 阅读
TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 54次 阅读
TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 53次 阅读
TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 59次 阅读
TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
发表于 04-18 20:06 81次 阅读
THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
发表于 04-18 20:06 101次 阅读
THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from –40°...
发表于 04-18 20:05 113次 阅读
THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

BELASIGNA R281 始终聆听,语音触发音频DSP系统

信息 BelaSigna®R281是一款超低功耗语音触发解决方案,适用于各种消费电子设备。在典型的应用中,BelaSigna R281“始终在聆听”。并且将检测单个用户训练的触发短语,当检测到该触发短语时断言唤醒信号。 “始终开启”。平均功耗小于300 uW的关键短语检测(不包括麦克风的功耗)可保持待机电池寿命。 BelaSigna R281是一款超小型解决方案,可同时提供采用5 mm x 5mm QFN32封装和2.42 mm x 2.74 mm WLCSP封装。它可以设计在单层PCB上,具有4 mil布线和最少量的外部元件。 需要一个外部的I C主控制器来配置器件进行操作。 超低功耗 卓越绩效 混合信号 Easy Design-In 优势特点 主要功能 久经考验的超低功耗数字信号处理(DSP)技术 •最初为助听器开发的音频DSP技术在以下方面具备所需的计算能力极低电流消耗 •...
发表于 04-18 19:42 71次 阅读
BELASIGNA R281 始终聆听,语音触发音频DSP系统

THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

信息描述The THS10082 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS10082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the app...
发表于 04-18 19:06 62次 阅读
THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

信息描述The THS1206 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1206 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the applic...
发表于 04-18 19:06 58次 阅读
THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

信息描述 The THS1007 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1007 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1007C is characterized for operation from 0°C to 70°C, and the THS1007I is characterized for operation from ...
发表于 04-18 19:06 62次 阅读
THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗

信息描述The THS10064 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS10064 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to improve data transfers to the processor. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. Two diffe...
发表于 04-18 19:06 58次 阅读
THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗