0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于e语言的自动验证环境结构与优势介绍

电子设计 来源:郭婷 作者:电子设计 2018-11-28 09:34 次阅读

验证技术的发展

在目前的集成电路设计中,芯片的规模和复杂程度正呈指数增加,为保证所设计芯片功能的正确性,需要花费比以往更多的时间和人力,困难度大幅增加。而且,目前的功能验证能力已经远远落后于设计能力,功能验证正成为大规模芯片设计的瓶颈。设计人员通常需要花费50%~70%的时间去验证他们的设计。虽然有形式验证等多种验证方法可供选择,但是设计者还是偏好基于仿真的验证,本文中的验证主要是指仿真。为了降低验证的工作量和提高验证的效率,越来越多的设计人员采用高级验证语言(HLV)来进行芯片验证。

验证技术的发展主要经历了以下几个阶段:

1. 基于HDL语言的验证

用HDL语言来建立测试平台和编写测试向量,将激励输入给设计,然后检查设计的输

出。这种方法的缺点是测试平台和测试向量的建立和编写非常复杂和困难,并且验证所需的激励难以达到足够的覆盖率。

2. 面向对象的验证

由于采用HDL语言进行验证的局限性,设计人员可以使用面向对象的高级语言(如C++Python)来建立验证环境和编写激励。这种验证方法可以使设计人员从比较抽象的设计高层,对设计的输入和输出进行建模,然后通过验证环境与仿真器通信接口,将抽象的数据模型转换成比特形式的数据。这种验证方法大大降低了编写激励的工作量,但是验证环境的建立相对复杂,比如验证环境与仿真器的通信接口等。

3. 随机产生激励

由于测试激励编写的工作量非常大,所以设计人员逐步采用随机产生测试向量的方法,以减轻编写激励的工作量,并提高验证的覆盖率。但是它的缺点在于,由于激励是随机产生的,所以给验证结果的检查带来了一定难度,并且设计者不能根据要验证的设计属性来产生所需的激励,即不能根据约束来产生激励。

4. 验证平台工具

由于验证环境的建立过于复杂,因此出现了验证平台工具,通过这种工具可以大大减少建立验证环境的工作量。但是这类验证工具不能使验证人员通过设计的抽象层来编写激励,而且不能实现设计时序行为的检查。

验证自动化系统

由于上述验证方法都或多或少具有局限性,所以需要一种完善的验证系统。根据上节所述,一种完善的验证自动化系统需要具备以下几个功能:首先它能够定义验证计划;然后能够提供接口,用高级语言从抽象的层次产生基于约束的激励;并且能方便高效地建立验证环境;最后能够完成设计时序行为的验证和基于断言的功能覆盖率的验证。

e语言是一种功能强大的验证语言,它可以很好地实现一个验证自动化系统,如图1所示。在这个验证系统中,首先可以根据验证者的需要,用e语言来制定一些约束,根据这些约束来产生验证需要的激励。由于e可以很好地与Verilog和VHDL仿真器通信,因此可以将这些用e语言抽象描述的数据转换成比特形式,然后加载给设计;再通过和仿真器的通信,对系统进行功能仿真,并将设计的输出收集起来,这时可以将比特形式的数据转换回e语言的抽象描述,以便于对设计行为与预期结果进行检查。除此之外,e语言还可以实现设计时序行为的检查。如果一个中断必须在请求后的5个周期后发出,可以通过e语言来描述这个设计属性,通过仿真来检查其是否满足。最后,e语言还可以用来进行基于断言的功能覆盖率验证。

基于e语言的验证环境与仿真器的交互

在具体介绍基于e语言的验证环境之前,先介绍一下基于e语言的验证环境与仿真器的通信机理。目前,Cadence公司的工具Specman Elite支持用e语言来建立验证自动化系统,Specman Elite提供可配置、可再使用和可扩展的验证组件,这些组件被称为eVC。eVC采用高级验证语言e编写,能够产生足够多的测试激励讯号,并能对设计行为与预期结果进行检查确认。eVC可以极大地缩短验证时间,提高产品品质。所以本文将以Specman为例来介绍基于e语言的验证环境与仿真器是如何协同工作的。

Specman和仿真器在仿真的过程中是两个独立

并行的进程,它们通过通信接口(stubs文件)来进行通信,其结构如图2所示。

基于e语言的自动验证环境结构与优势介绍

图2 仿真器结构

仿真环境包含以下各组成部分:

Specman:整个验证环境是用e语言实现的,其中包括约束、激励产生、驱动、检查、覆盖率等,所有的e文件都由Specman编译和仿真。

仿真器:Verilog或VHDL仿真器,它通过stubs文件与Specman进行通信。

外界库:仿真用到的一些模型可能是基于C语言的,e语言可以很好地导入这些模型来进行仿真。

设计:基于Verilog或VHDL的设计。

仿真文件:在仿真中可能用到的一些外部模型,如总线功能模型等。

顶层:包括设计和各种模型的例化和一些驱动输入或收集输出的寄存器

Stubs文件:Specman读入所有的e文件,然后用一个命令来生成所需要的Stubs文件,这个文件在仿真过程中是由仿真器编译和仿真的。

基于e语言的验证环境

基于e语言的验证环境包括许多组成部分,其基本结构如图3所示。

图3 基本结构

其中数据对象代表固定格式的测试向量,如数据包、视频中的一帧数据,或CPU的一种指令。激励产生

会对数据对象添加一定的约束,随机产生基于约束的激励。输入驱动中包括一个输入程序,负责将数据输入给设计,根据设计的不同,有可能对设计进行重复多次的输入。输出采集中包括一个采集设计输出的程序,并将采集到的数据转换成数据对象定义的形式,然后送到数据检查模块进行检查。数据检查部分产生所需要的数据和存储收集到的数据的程序,并完成数据检查。协议检查通过定义一些时序上的断言来监控设计的协议,如果违反了协议将产生警告或错误提示。覆盖率分析会分析设计中的断言,给出设计的功能覆盖率报告。

Specman提供约束解释器和通信信道来进行e语言的仿真,界面对象(interface object)负责将数据对象驱动给设计的界面,系统对象(system object)包括各种不同的界面对象。界面对象和系统对象根据每个设计来编写,如对CPU进行验证时,根据设计定义输入给CPU的数据对象(指令格式等),因此验证环境不需要随着设计的改变而改变,所以一个设计的环境是可以重用的。不同的测试激励通过约束数据对象、界面对象、系统对象来产生。验证环境的划分框

图如图4所示。

基于e语言的自动验证环境结构与优势介绍

图4 验证环境的划分框图

基于e语言的验证环境的文件层次结构如图5所示,其最顶层文件名字固定为sys,在sys下例化所有的模块。

基于e语言的自动验证环境结构与优势介绍

图5 文件层次结构

结语

本文介绍了目前国外各大芯片设计公司所采用的最新的验证技术——基于e语言的自动验证系统。采用e语言建立验证环境、编写测试激励,可大大降低芯片验证人员的工作量,提高验证效率。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47705

    浏览量

    408887
  • 集成电路
    +关注

    关注

    5318

    文章

    10688

    浏览量

    353147
  • 仿真器
    +关注

    关注

    14

    文章

    988

    浏览量

    82975
收藏 人收藏

    评论

    相关推荐

    基于VMM验证方法学的MCU验证环境

    随着SystemVerilog成为IEEE的P1800规范,越来越多的项目开始采用基于SystemVerilog的验证方法学来获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构
    发表于 03-24 14:07 2953次阅读

    C语言结构体对齐介绍

    大家好,我是嵌入式老林,从事嵌入式软件开发多年,今天分享的内容是C语言结构体对齐介绍,希望能对你有所帮助
    发表于 07-11 11:50 601次阅读
    C<b class='flag-5'>语言</b><b class='flag-5'>结构</b>体对齐<b class='flag-5'>介绍</b>

    基于VMM的验证环境验证MCU指令实现设计

    验证结构,以及以功能覆盖率为指标的验证流程。在本文中,围绕Synopsys的VMM(Verification Methodology Manual)构建了一个MCU验证
    发表于 07-01 08:15

    基于VMM验证方法学的MCU验证环境实现方法介绍

    验证结构,以及以功能覆盖率为指标的验证流程。在本文中,围绕Synopsys的VMM(VerificationMethodology Manual)构建了一个MCU验证
    发表于 07-03 07:40

    验证方法简介

    上是基于 Verisity Design 在 2001 年开发的用于 e 验证语言的eRM(e Reuse Methodology)。UVM 类库为SystemVerilog
    发表于 02-13 17:03

    硬件验证语言——简介

    ,随着该介绍,第一个硬件验证语言诞生了。 ***2 年,还创建了一个新标准 SystemVerilog。 现在有不同的验证语言可用,其中
    发表于 02-16 13:36

    一个优秀的SOC验证环境应该具备哪些功能呢

    ?首先是SOC验证环境支持C和SV两种下激励的方式。通过C code启动SOC环境是怎么启动的呢?这里涉及到CPU如何boot,对此很多转行的同学可能很难理解,在这里和大家做个简单的介绍
    发表于 05-31 11:39

    Python硬件验证——摘要

    FPGA_HW_SIM_FWK- FPGA硬件仿真框架 Python作为最流行的编程语言是硬件验证语言(HVL)的自然选择,特别是对于IC设计领域的新人来说,他们对SystemVerilog、Verilog、SystemC、
    发表于 11-03 13:07

    8051单片机C语言开发环境实务与设计

    8051单片机C语言开发环境实务与设计从基础出发,循序渐进地介绍8051单片机的C语言程序开发环境、窗口操作、C
    发表于 10-08 21:28 0次下载
    8051单片机C<b class='flag-5'>语言</b>开发<b class='flag-5'>环境</b>实务与设计

    SoC验证环境搭建方法的研究

    本文从SoC (System on a Chip)验证环境外在的框架结构、内在的验证数据的组织与管理和体现其工作原理的系统脚本的设计思想三方面出发,讨论SoC
    发表于 12-14 09:52 22次下载

    基于SystemVerilog语言验证方法学介绍

    文章主要介绍《VMM for SystemVerilog》一书描述的如何利用SystemVerilog语言,采用验证方法学以及验证库开发出先进验证
    发表于 05-09 15:22 52次下载
    基于SystemVerilog<b class='flag-5'>语言</b>的<b class='flag-5'>验证</b>方法学<b class='flag-5'>介绍</b>

    SoC多语言协同验证平台技术研究

    SoC基于IP设计的特点使验证项目中多语言VIP(Verification IP)协同验证的需求不断增加,给验证工作带来了很大的挑战。为了解决多语言
    发表于 12-31 09:25 12次下载

    Python语言介绍及开发环境

    Python语言介绍及开发环境说明。
    发表于 04-26 09:51 9次下载

    怎么用脚本产生一个验证环境

    之前有朋友问我怎么用脚本产生一个验证环境,这个问题今天和大家介绍下两种做法。
    的头像 发表于 08-11 09:07 1097次阅读

    C语言运行环境是什么

    计算等多个领域。为了能够正确、有效地运行C语言程序,必须具备相应的运行环境。 C语言运行环境包括软件运行环境和硬件运行
    的头像 发表于 11-27 16:13 1536次阅读